Вычислительное устройство по произвольному модулю Советский патент 1992 года по МПК G06F7/49 

СО

с

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей. Цель изобретения - расширение области применения за счет выполнения накапливающего суммирования. Вычислительное устройство по произвольному модулю содержит сумматор 5, регистр 6 памяти, мультиплексор 7, вычи- татель 8, схему 9 сравнения, элементы ИЛИ 10-12, формирователь 13 импульсов и регистр 14 результата. 1 ил.

75

16

ч

СА) 4

Јь Јь Ю

Изобретение относится к вычислительной технике и может быть использовано в цифровых устройствах, а также в устройствах для формирования элементов конечных полей.

Известно устройство для формирования остатка по произвольному модулю от числа, содержащее два регистра, пять элементов ИЛИ вычитатель, две схемы сравнения, мультиплексор, элемент задержки, сумматор, группу .блоков элементов И и блок постоянной памяти с соответствующими связями, выбранное в качестве прототипа.

Недостатком данного устройства является узкая область применения, заключаю- щаяся в невозможности осуществления накапливающего суммирования.

Цель изобретения - расширение области применения за счет выполнения накапливающего суммирования.

На чертеже изображена схема вычислительного устройства по произвольному модулю.

Вычислительное устройство по произвольному модулю содержит вход числа 1 устройства, вход 2 обнуления устройства, вход 3 запуска устройства, вход 4 задания модуля устройства, сумматор 5, регистр 6 памяти, мультиплексор 7, вычитатель 8, схему 9 сравнения, первый 10, второй 11 и третий 12 элементы ИЛИ, формирователь 13 импульсов, регистр 14 результата, выход 15 результата устройства и выход 16 сигнала окончания устройства.

Вычислительное устройство по произ- вольному модулю работает следующим образом.

Вычислительное устройство по произвольному модулю осуществляет суммирование чисел поступающих последовательно на его вход 1 в параллельном двоичном коде. При этом поступление каждого числа сопровождается импульсом, подаваемым на вход 3 запуска устройства. Перед началом суммирования на вход 2 обнуления ус- тройства подается импульс, который, пройдя через элемент 12 ИЛИ, поступает на вход обнуления регистра 6 памяти, устанавливая последний в нулевое состояние. После обнуления регистра 6 вычислительное устройство готово к работе. При этом на входы первого слагаемого сумматора 5 воздействуют коды первого числа, предназначенного для с/ммирования. На вход 4 задания модуля устройства в процессе работы вычислительного устройства постоянно действуют двоичные коды выбранного модуля, по которому осуществляется суммирование. При отсутствии единичного потенциала на управляющем входе

мультиплексора 7 сего выходами скоммути- рованы его первые входы, в противном случае - вторые информационные входы. С поступлением на вход 3 запуска устройства единичного импульса происходит запись кода числа, воздействующего на первые входы сумматора 5, в регистр 6. Запись происхр- дит по фронту импульса, поступающего с выхода элемента 10 ИЛИ на вход записи регистра 6. По срезу импульса запуска формирователь 13 импульсов формирует импульс, который запускает схему 9 сравнения. Схема 9 сравнения осуществляет сравнение кодов чисел с выхода регистра 6 и входов 4 вычислительного устройства. Если значение числа, воздействующего на первые входы схемы 9 сравнения, больше значения модуля, поступающего на вторые входы схемы 9 сравнения, то по окончании сравнений импульс появляется на выходе больше схемы 9 сравнения, если значения указанных чисел равны, то импульс появляется на выходе Равно схемы 9 сравнения, в остальных случаях - на выходе Меньше схемы 9 сравнения.

Допустим, что значение числа, хранящегося в регистре 6, оказалось меньше значения модуля, поступающего на вход 4 вычислительного устройства. При этом импульс об окончании работы схемы сравнения 9 появляется на выходе Меньше схемы 9 сравнения. Далее этот импульс, проходя через элемент 11 ИЛИ, поступает на вход записи регистра 14 и на выход 16 вычислительного устройства. Под действием этого импульса в регистр 14 переписывается содержимое регистра 6. Импульс на выходе 16 сигнала окончания устройства разрешает чтение результата суммирования, записанного в регистре 14, а также поступление следующего числа на вход 1 числа вычислительного устройства. В результате поступления кодов второго числа на первые входы сумматора 5 на его выходах образуется код суммы этого числа с числом, записанным в регистре 6. Этот код через мультиплексор 7 попадает на информационные входы регистра 6. По фронту импульса запуска устройства этот код записывается в регистр 6. Содержимое регистра б сравнивается со значением выбранного модуля Р. Допусп им, что значение содержимого регистра 6 больше значения модуля Р. В этом случае схема 9 сравнения выдает импульс на свой выход Больше. Этот импульс запускает в работу вычитатель 8, который вычитает из значения содержимого регистра 6 значение модуля Р. По окончании вычитания вычитатель 8 выдает импульс на свой выход, который, поступая

на управляющий вход мультиплексора 7, коммутирует с его выходами его вторые входы, а также, проходя через элемент ИЛИ 10 записывает содержимое вычитателя 8 в регистр 6. Этот же импульс, проходя через элемент 11 ИЛИ, переписывает содержимое регистра 6 в регистр 14 и поступает на выход 16 сигнала окончания устройства. При работе схемы 9 сравнения может возникнуть ситуация, когда содержимое регистра 6 равно значению модуля Р, действующего на вход 4 вычислительного устройства. В этом случае схема 9 сравнения выдает импульс на свой выход Равно. Следовательно, содержимое регистра 6 тождественно равно нулю по заданному модулю Р. Этот импульс, проходя через элемент ИЛИ 11, записывает в регистр 14 содержимое регистра б (в данном случае нуль), и поступает на выход 16 сигнала окончания устройства, свидетельствуя о том, что очередной цикл суммирования закончен. При поступлении кодов следующего числа на вход 1 числа и импульса запуска на вход 3, работа вычислительного устройства происходит аналогично описанному. При этом по окончании каждого цикла суммирования на выходах 15 результата вычислительного устройства появляется код суммы, поступивших на его вход 1 чисел, а на выходе 16 образуется импульс, свидетельствующий о том, что очередной цикл суммирования закончен и устройство готово принять следующее число для суммирования. Полный цикл накапливающего суммирования начинается от момента подачи импульса на вход 2 вычислительного устройства, при этом каждый раз по окончании суммирования на выходах 16 сигнала окончания устройства появляется сумма всех чисел, коды которых последовательно подаются.на вход 1 устройства (сопровождающихся импульсом запуска, подаваемым на вход 3 устройства) по выбранному модулю Р для данного полного цикла, код которого подается на входы 4 устройства. Приход следующего импульса на вход 2 устройства означает начало следующего полного цикла накапливающего суммирования, при этом может быть выбран любой другой модуль Р путем изменения его кодов на входе 4 или же оставлен предыдущий.

Технико-экономическая эффективность предлагаемого вычислительного устройства заключается в расширении его области применения за счет возможности выполнения накапливающего суммирования по заданному модулю Р.

Формул а изобретения

Вычислительное устройство по произвольному модулю, содержащее регистр памяти, мультиплексор, вычитатель, схему сравнения, с первого по третий элементы

ИЛИ и регистр результата, причем вход задания модуля устройства соединен с входом вычитаемого вычитателя и с первым информационным входом схемы сравнения, выход Меньше которой соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом разрешения записи регистра результата, выход которого является выходом результата устройства, вход запуска которого соединен с первым входом

первого элемента ИЛИ, выход которого соединен с входом разрешения записи регистра памяти, вход обнуления которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с выходом Равно схемы сравнения, выход разности вычитателя соединен с первым информационным входом мультиплексора, выход которого соединен с информационным входом регистра памяти, отличающ е е с я тем, что, с целью расширения области применения за счет выполнения накапливающего суммирования, оно содержит сумматор и формирователь импульсов, причем вход числа устройства соединен с

входом первого слагаемого сумматора, выход которого соединен с вторым информа- ционным входом мультиплексора, управляющий вход которого соединен с вторыми входами первого и второго элемента

ИЛИ и выходом окончания вычитателя, вход запуска которого соединен с выходом Больше схемы сравнения, вход разрешения которой соединен с выходом формирователя импульсов, вход которого соединен

с входом запуска устройства, вход обнуления которого соединен с вторым входом третьего элемента ИЛИ, выход регистра памяти соединен с информационным входом регистра результата, входом уменьшаемого

вычитателя, входом второго слагаемого сумматора и вторым информационным входом схемы, сравнения, выход Равно которой соединен с третьим входом второго элемента ИЛИ, оыход которого является выходом

сигнала окончания устройства.