Выключатель Советский патент 1992 года по МПК H03K17/60 

Изобретение относится к импульсной технике и предназначено для пропуска на выход только тех входных сигналов, которые по времени совпадают с временем присутствия напряжения управления выключателем,

Известен выключатель, содержащий первый и второй транзисторы одного типа проводимости, эмиттеры которых соединены с общей шиной, третий и четвертый тран- зисторы другого типа проводимости, коллекторы которых через соответственно первый и второй резисторы соединены соответственно с базами первого л второго транзисторов, третий резистор, первый вывод которого соединен с базой третьего транзистора, четвертый резистор, первый вывод которого соединен с коллектором второго транзистора, пятый резистор.

Недостатком известного выключателя является его малая достоверность длительности выходного импульса из-за того, что данная схема пропускает на выход все входные сигналы.

Цель изобретения - повышение достоверности длительности выходного импульса путем обеспечения пропуска на выход только тех импульсов, передний фронт которых сформировался в течение времени присутствия управляющего работой выключателя напряжения

Указанная цель достигается тем, что в выключателе, содержащем первый и второй транзисторы одного типа проводимости, эмиттеры которых соединены с общей шиной, третий и четвертый транзисторы другого типа проводимости, коллекторы которых через соответственно первый и второй резисторы соединены соответственно с базами первого и второго транзисторов, третий резистор, первый вывод которого соединен с базой третьего транзистора, четвертый резистор, первый вывод которого соединен с коллектором первого транзистора, пятый резистор, первая входная шина, дополнительно введена вторая входная шина и диф- ференцирующэя цепь, вход которой соединен с первой входной шиной и с эмиттером четвертого транзистора, выход - с базой первого транзистора, коллектор которого соединен с вторым выводом третьего резистора, коллектор третьего транзистора через пятый резистор соединен с базой второго транзистора, второй вывод четвертого резистора соединен с базой четвертого транзистора, коллектор которого соединен с выходной шиной выключателя, эмиттер третьего транзистора соединен с второй входной шиной.

На фиг.1 показана схема выключателя; на фиг.2 - график работы выключателя.

Выключатель содержит транзисторы 1- 4, резисторы 5-9, дифференцирующую цепь

Ч10, первую входную шину 11, вторую входную шину 12 и выходную шину 13.

В отсутствии напряжения Uy управления на шине 12, транзисторы 1-4 заперты и входные импульсы UBx, поступающие на шину 11, на выходную шину 12 не проходят.

В момент ti на шину 11 поступило напряжение Uex в момент отсутствия напряже- ния Uy на шине 12. Наличие этого напряжения состояние выключателя не изменяет и на выходной шине 13 импульс не проходит. В момент времени t2 на шине 12 сформировался передний фронт импульса управления Uy на шине 12, но это состояние выключателя не изменяет и на его выходной

шине 13 напряжение отсутствует.

Следующий входной импульс UBX пришел в момент времени t3 присутствия напряжения управления Uy на шине 12, с выхода дифференцирующей цепи 10 сформировался

импульс, от которого произошло насыщение транзистора 4 и, как следствие, через резистор 8 насыщение транзистора 3 и формирование на его коллекторе положительного напряжения, от которого соответственно через резисторы 9 и 7 насыщаются транзисторы 4 и 2. Током базы резистора 5 насыщается транзистор 1 и на его коллекторе формируется передний фронт выходного импульса. 8 момент времени tj формируются задние фронты

выходного и входного импульсов.

После момента ts формируются передние фронты входного и выходного импульсов. В момент времени te сформировался задний фронт импульса управления Uy на

шине 12, однако формирование выходного импульса UBUX на шине 13 будет продолжаться из-за поддержания транзистора 2 в насыщенном состоянии током резистора 6. В момент времени п формируются задние

фронты входного и выходного импульсов и устройство приходит в исходное состояние. Таким образом, предлагаемый выключатель пропускает на свой выход входные импульсы без искажения по длительности

всегда, когда время формирования переднего фронта входного импульса совпало со временем присутствия напряжения управления на шине управления выключателя.

Формула изобретения

Выключатель, содержащий первый и второй транзисторы одного типа проводимости, третий и четвертый транзисторы второго типа проводимости, четыре резистора,

коллектор первого транзистора подключен

к выходной шине и первому выводу первого резистора, второй вывод которого соединен с первым выводом второго резистора и базой третьего транзистора, коллектор которого через третий резистор подключен к базе первого транзистора, эмиттер третьего транзистора соединен с общей шиной, отличающийся тем, что, с целью повышения достоверности длительности выходного импульса, введены дифференцирующая цепь и пятый резистор, входная шина через диф

ференцирующую цепь подключена к базе четвертого транзистора и первому выводу четвертого резистора, второй вывод которого соединен с вторым выводом второго резистора и коллектором второго транзистора, эмиттер которого подключен к управляющей шине, а база через пятый резистор соединена с коллектором четвертого транзистора, эмиттер которого подключен к общей шине, эмиттер первого транзистора подключен к входной шине.

Изобретение относится к импульсной технике и может быть использовано в различных электронных устройствах. Цель изобретения - повышение достоверности длительности выходного импульса путем обеспечения пропуска на выход только тех импульсов, передний фронт которых сформировался в течение времени присутствия управляющего напряжения. При отсутствии напряжения управления на. шине 12 транзисторы 1-4 заперты и входные импульсы не проходят на шину 13. При наличии управляющего напряжения на шине 12 и приходе входного импульса через дифференцирующую цепь 10 насыщается транзистор 4. Через резистор 8 происходит насыщение транзистора 3 и формирование на его кол- лекторе положительного напряжения, которое приводит соответственно через резисторы 9 и 7 к насыщению транзисторов 4,2 и, следовательно, к включению транзистора 1. 2 ил. Udux Ё VI CJ VI vj Ю сл

LJ