Апериодический многофункциональный триггер Советский патент 1992 года по МПК H03K3/37 

VI 1 о ся

ел

Изобретение относится к вычислительной технике и может быть применено в устройствах автоматики и связи.

Известен апериодический триггер содержащий четыре элемента И-НЕ, три входа и три выхода, причем прямой выход триггера соединен с выходом первого элемента И-НЕ, первым выходом первого элемента И элемента И-ИЛИ-НЕ и первым выходом второго элемента ИтНЕ, выход которого соединен с инверсным выходом триггера, первым входом второго элемента И элемента И- ИЛИ-НЕ и первым входом первого элемента И-НЕ, второй вход которого соединен с вторым входом первого элемента И элемента И-ИЛИ-НЕ и выходом третьего элемента И-НЕ, второй вход второго элемента И-НЕ соединен с выходом четвертого элемента И-НЕ и вторым входом второго элемента И элемента И-ИЛИ-НЕ, выход которого соединен с выходом индикации окончания переходных процессов триггера, первый вход управления фазовым состоянием триггера соединен с первыми входами третьего и четвертого элементов И-HJE, второй и третий информационные входы триггера соединены соответственно с вторыми входами четвертого и третьего элементов И-НЕ.

Недостатком данного триггера являются его малые функциональные возможности, в частности, он не реализует функции IK-, TV и Т-, R-триггеров,

Наиболее близким к предлагаемому является апериодический многофункциональный триггер, содержащий элементы И-НЕ, элементы НЕ и элемент И-ИЛИ-НЕ, вход управления фазовым состоянием триггера, четыре информационно-настроечных входа, прямой выход триггера соединен с выходом первого элемента И-НЕ, первым входом первого элемента И элемента И- И Л И-НЕ и первым входом второго элемента И-НЕ, выход которого соединен с инверсным выходом триггера, первым входом второго элемента И элемента И-ИЛИ-НЕ и первым входом первого элемента И-НЕ, второй вход которого соединен с вторым входом первого элемента И элемента И- И Л И-НЕ и выходом третьего элемента И- НЕ, второй вход второго элемента И-НЕ соединен с выходом четвертого элемента И-НЕ и вторым входом второго элемента И элемента И-ИЛИ-НЕ, выход которого соединен с выходом индикации окончания переход ных процессов триггера, вход управления фазовым состоянием триггера соединен с первыми входами третьего и четвертого элементов И-НЕ, выход третьего элемента И-НЕ соединен с вторым входом четвертого элемента И-НЕ и первым входом

пятого элемента И-НЕ, выход которого соединен с вторым входом третьего элемента И-НЕ, второй вход пятого элемента И-НЕ соединен с третьим входом четвертого элемента И-НЕ и выходом шестого элемента И-НЕ, первый, второй, третий и четвертый входы которого соединены соответственно с выходами седьмого, восьмого, девятого и десятого элементов И-НЕ, а пятый вход соединен с выходом четвертого элемента И- НЕ, первый вход седьмого элемента И-НЕ соединен с прямым выходом триггера, второй вход седьмого элемент И-tHE соединен с первым информационно-настроечным

входом триггера, первый второй, третий и четвертый информационно-настроечные входы триггера соединены соответственно с входами первого, второго, третьего и четвертого элементов НЕ, первый вход восьмого элемента И-НЕ соединен с первым информационно-настроечным входом триггера, первые входы девятого и десятого элементов И-НЕ соединения с инверсным выходом триггера, вторые входы восьмого и

девятого элементов И-НЕ соединены с четвертым информационно-настроечным входом триггера, второй вход десятого элемента И-НЕ соединен с выходом первого элемента НЕ, третий вход восьмого элемента И-НЕ соединен с выходом второго элемента НЕ, третий вход десятого элемента И-НЕ соединен с выходом четвертого элемента НЕ.

Недостатком известного триггера являются его малые функциональные возможности, в частности, он не реализует функции S-триггера.

Целью изобретения является расширение функциональных возможностей триггера за счет реализации, помимо функций IK-, TV-, T-, R-, RS-триггеров, функций S-триггера.

В триггер дополнительно введены три элемента И-НЕ, причем первый вход одиннадцатого элемента И-НЕ соединен с прямым выходом триггера, первый вход двенадцатого элемента И-НЕ соединен с инверсным выходом триггера, третий вход девятого и второй вход одиннадцатого элементов И-НЕ соединены с выходом второго элемента НЕ, второй вход двенадцатого элемента И-НЕ соединен с вторым информационно-настроечным входом триггера, третьи входы седьмого, одиннадцатого и

двенадцатого элементов И-НЕ соединены с выходом четвертого элемента НЕ, четвертые входы седьмого и одиннадцатого элементов И-НЕ соединены с третьим информационно-настроенным входом тригj pa, первый и второй входы тринадцатого

элемента И-НЕ соединены соответственно с первым и четвертым информационно-настроечными входами триггера, четвертый вход двенадцатого элемента И-НЕ и третий вход тринадцатого элемента И-НЕ соедине- ны с выходом третьего элемента НЕ, выходы одиннадцатого, двенадцатого и тринадцатого элементов И-НЕ соединены соответственно с шестым, седьмым и восьмым входами шестого элемента И-НЕ.

На чертеже представлена функциональная электрическая схема предлагаемого триггера.

На схеме изображены прямой 1 и инверсный 2 выходы триггера, выход 3 инди- кации окончания переходных процессов триггера, элемент И-ИЛИ-НЕ 4, элементы И-НЕ 5-17, элементы НЕ 18-21, вход управления фазовым составлением триггера 22, информационно-настроечные входы тригге- ра 23-26.

Прямой выход 1 триггера соединен с выходом первого элемента И-НЕ 5, первым входом первого элемента И элемента И- ИЛИ-НЕ 4 и первым входом второго элемен- та И-НЕ 6, выход которого соединен с обратным выходом 2 триггера, первым входом второго элемента И-ИЛИ-НЕ 4 и первым входом первого элемента И-НЕ 5, второй вход-которого соединен с вторым входом первого элемента И элемента И- ИЛИ-НЕ 4 и выходом третьего элемента И- НЕ 7, второй вход второго элемента И-НЕ 6 соединен с выходом четвертого элемента И-НЕ 8 с вторым входом второго элемента И элемента И-ИЛИ-НЕ 4, выход которого соединен с выходом 3 индикации окончания переходных процессов триггера, вход 22 управления фазовым состоянием триггера соединен с первыми входами третьего 7 и четвертого 8 элементов И-НЕ, выход третьего элемента И-НЕ 7 соединен с вторым входом четвертого элемента И-НЕ 8 и первым входом пятого элемента И-НЕ 9, выход которого соединен с вторым входом третье- го элемента И-НЕ 7, второй вход пятого элемента И-НЕ 9 соединен с третьим входом четвертого элемента И-НЕ 8 и выходом шестого элемента И-НЕ 10, первый, второй, третий и четвертый входы которого соеди- нены соответственно с выходами седьмого 11, восьмого 12, девятого 13 и десятого 14 элементов И-НЕ, а пятый вход соединен с выходом четвертого элемента И-НЕ 8, первый вход седьмого элемента И-Н Е 11 соеди- нен с прямым выходом 1 триггера, второй вход седьмого элемента И-НЕ 11 соединен с первым информационно-настроечным входом 23 триггера, первый 23, второй 24. третий 25 и четвертый 26 информационнонастроечные входы триггера соединены с ответственно с входами первого 18, второго

19,третьего 20 и четвертого 21 элементов НЕ, первый вход восьмого элемента И-НЕ 12 соединен с первым информационно-настроечным входом 23 триггера, первые входы девятого 13 и десятого 14 элементов И-НЕ соединены с обратным выходом 2 триггера, вторые входы восьмого 12 и девятого 13 элементов И-НЕ соединены с четвертым информационно-настроечным входом 26 триггера, второй вход десятого элемента И-НЕ 14 соединен с выходом первого элемента НЕ 18, третий вход восьмого элемента И-НЕ соединен с выходом второго элемента НЕ 19, третий вход десятого элемента И-НЕ 14 соединен с выходом четвертого элемента НЕ 21, первый вход одиннадцатого элемента И-НЕ 15 соединен с прямым выходом 1 триггера, первый вход двенадцатого элемента И-НЕ 16 соединен с обратным выходом 2 триггера, третий вход девятого 13 и второй выход одиннадцатого

15элементов И-НЕ соединены с выходом второго элемента НЕ 19, второй вход двенадцатого элемента И-НЕ 16 соединен с вторым информационно-настроечным входом 24 триггера, третьи входы седьмого 11, одиннадцатого 15 и двенадцатого 16 элементов И-НЕ соединены с выходом четвертого элемента НЕ 21, четвертые входы седьмого 11 и одиннадцатого 15 элементов И-НЕ соединены с третьим информационно-настроечным входом 25 триггера, первый и второй входы тринадцатого элемента И-НЕ 17 соединены соответственно с первым 23 и четвертым 26 информационно-настроечными входами триггера, четвертый вход двенадцатого элемента И-НЕ 16 и третий вход тринадцатого элемента И-НЕ 15 соединены с выходом третьего элемента НЕ

20,выходы одиннадцатого 15, двенадцатого

16и тринадцатого 17 элементов И-НЕ - соответственно с шестым, седьмым и восьмым входами шестого элемента И-НЕ 10.

Апериодический многофункциональный триггер работает следующим образом. Первый 5 и второй 6 элементы И-НЕ образуют бистабильную ячейку, являющуюся асинхронным RS-триггером с инверсными входами. Элеме нты И-НЕ 7-17 и элементы НЕ 18-21 образуют схему управления бистабильной ячейкой. Если сигнал на входе 22 управления фазовым состоянием триггера обозначить через а, сигналы на прямом 1 и обратном 2 выходах триггера через Y и Y, а сигналы на выходах 22-26 через Х1-Х4 соответственно, то на выходах элементов 7 и 8 схемы управления реализуются функции S и R соответственно, где

S -a(S v F- R ): (FVR);

- -

F(X1vX3 X4vY)(X1vX2vX4) (X2vX4v//) x x (X1 X4i/Y) (X2vX3 X4vY) (X2tf 3vX4vY) x x(XWX3v/X4)

В нерабочей фазе при функции управления бистабильной ячейкой принимают значения S 0, R 0 и бистабильная ячейка сохраняет свое прежнее состояние.

В рабочей фазе в первый момент времени функции R и S сохраняют свое прежнее состояние.т.е., , а в следующий момент S а (S v F R ) 1(ОУБО)Р;

(F R)1 -0(F v 0)F,

при этом в зависимости от значения функции F возможны следующие два случая

a) 6).

В последующие.моменты времени функции управления бистабильной ячейкой имеют для этих случаев значения

, z.

a)S a(Sv F.R)1(WFO)1; (FVR)(FvO)0; 6) ( R)1(0f М)0,

((,

т.е. в дальнейшем значения функции S и R

сохраняются неизменными до следующего изменения сигнала на входе управления фазовым состоянием триггера а, а переключение триггера происходит только в начале рабочей фазы после появления сигнала , при этом значение функций управления бистабильной ячейкой равны

.

Настройка триггера на реализацию различных функций осуществляется в соответствии с таблицей.

.При реализации IK-триггера вход Х1(23) выполняет функции l-входа, вход Х3(25) - функции К-входа, а на входы Х2(24) и Х4(26) подается постоянный сигнал логического нуля. Тогда в рабочей фазе при , , , ХЗвК, функции управления бистабильной ячейкой принимают значения

F(Kvy)(lvy); .

.Следовательно, при получается

S /, R у7, т.е. при нулевом состоянии триггера (, ) функции управления бистабильной ячейкой принимают значения , R 1, и триггер в начале рабочей фазы устанавливается вновь в нулевое состояние, а при единичном состоянии триггера (, ) функции управления бистабильной ячейкой принимают значения S 1, R 0, триггер вновь устанавливается в единичное

состояние. При , функция S 1, а функция R 0, т.е. триггер устанавливается в единичное состояние, а при , функции S nR принимают значения , , и триггер устанавливается в нулевое состояние.

При и имеют S y, R у. т.е. при нулевом состоянии триггера (, ) функции управления бистабильной ячейкой принимают значения , , и триггер

устанавливается в единичное состояние, а при единичном значении триггера (, ) функции , R 1, т.е. триггер устанавливается в нулевое состояние. Таким образом, на всех возможных наборах значений сигналов I и К триггер реализует в рабочей фазе переключения в соответствии с функцией IK-триггера.

При реализации R-триггера вход Х1(23) выполняет функции R-входа, вход Х2(24) функции S-входа, на вход Х3(25) подается сигнал логического нуля, а на вход Х4(26) - логическая единица. Тогда в рабочей фазе при , , , , функции управления бистабильной ячейкой принимают вид

(SvyO);

S F; R F.

,рледовательно, при получают S y, R y, т.е. при нулевом состоянии триггера (, ) функции управления бистабильной ячейкой принимают значения ,

0 R 1, и триггер вновь устанавливается в нулевое состояние, а при единичном состоянии триггера (, ) значения функций управления бистабильной ячейкой равны , R 0, и триггер снова устанавливается

5 в единичное состояние. При , получают , , т.е. триггер устанавливается в единичное состояние. При , , и , функции управления бистабильной ячейкой принимают эначения и R 1, т.е. триггер устанавливается в нулевое

состояние. Таким образом, на всех возможных наборах значений сигналов R и S триггер реализует в рабочей фазе переключение в соответствии с функцией R-триггера.

При реализации TV-триггера вход Х1(23) выполняет функции Т-входа триггера, на вход Х2(24) подается сигнал логической единицы, входХЗ(25) выполняет функции V-exo- да триггера, на вход Х4(26) подается сигнал логического нуля. Тогда в рабочей фазе при а-1, , , , функции управления бистабильной ячейкой принимают вид

)(Vx/yXT«/ /vy);

/ Следовательно, при получают S y,

, т.е. при нулевом состоянии триггера (, ) функции S nR принимают значения , . и триггер вновь устанавливается в нулевое состояние, а при единичном состоянии триггера (, ) функции S и R принимают значения S 1, R 0, и триггер вновь устанавливается в единичное состояние. При , получают S у R У- т-е и в этом случае триггер сохраняет свое прежнее состояние.

При , функция , a , т.е. если прежнее состояние триггера нулевое (, ), то он устанавливается в единичное состояние (так как R 0, S 1), в противном случае, т.е. если прежнее состояние триггера единичное (, ), он устанавливается в нулевое состояние (так как S 0, ). Таким образом, на всех возможных наборах значений сигналов Т и V триггера реализует в рабочей фазе переключения в соответствии с правилами функционирования TV- триггера.

При четвертой настройке, т.е. при настройке на реализацию S-триггера, вход Х1(23) выполняет функции R-входа, вход Х2(24) - функции S-входа, на входы Х3(25) и Х4(25) подается сигнал постоянной логической единицы. Тогда в начале рабочей фазы при , , , , функции управления бистабильной ячейкой принимают вид

F(S/yXRvS); .

Хледовательно, при получают S y, R y, т.е. при нулевом состоянии триггера (, ) функции управления бистабильной ячейкой принимают вид , , и триггер вновь устанавливается в нулевое

состояние, а при единичном состоянии триггера (, 0 (функции управления бистабильной ячейкой равны , , и триггер снова устанавливается в единичное состояние. При , функция , следовательно. независимо от состояния триггера S 0, R 1, и триггер устанавливается в нулевое состояние.

При , функция , т.е. независимо от состояния триггера функции управления принимают значения , R 0, и триггер устанавливается в единичное состояние. При , функция , следовательно, и в этом случае ,

независимо от состояния триггера, и триг- rep устанавливается в единичное состояние. Следовательно, на всех наборах значений сигналов R и S триггер при такой настройке реализует в рабочей фазе переключения в соответствии с функцией S-триггера.

Настройка на реализацию RS-триггера осуществляется так же, как для IK-, S- и R-триггеров, но в процессе работы запрещается подавать входные сигналы . При этом RS-триггер работает аналогично (К-, S- или R-триггерам, но без комбинаций ().

При реализации Т-триггера вход Х1(23)

выполняет функцию Т-входа, на входы Х2(24) и Х3(25) подается сигнал логической единицы, а на вход Х4(26) - сигнал логического нуля. Тогда в начале рабочей фазы при , , , функции управления бистабильной ячейкой принимают вид

F(f i yXTvy);

S F; R F.

v

Следовательно, при получают S y,

R у, а при получают S y, R y, т.е. триггер меняет свое состояние на противоположное. Таким образом, при всех возможных значениях сигнала Т триггер реализует в рабочей фазе переключения в соответствии с функцией Т-триггера.

Положительный эффект предлагаемого триггера по сравнению с известным состоит

в расширении функциональных возможностей и заключается в реализации дополнительно функций S-триггера в зависимости от настройки с помощью одного и того же триг- герного устройства, что может существенно

повысить эксплуатационные характеристики систем, построенных из таких триггерных устройств.

Формула изобретения Апериодический многофункциональный триггер, содержащий элементы И-НЕ,

элементы НЕ и элемент И-ИЛИ-НЕ, вход управления фазовым состоянием триггера, четыре информационно-настроечных входа, прямой выход триггера соединен с выходом первого элемента И-НЕ, с первым входом первого элемента И элемента l/I-ИЛИ-НЕ и первым входом второго элемента И-НЕ, выход которого соединен с инверсным выходом триггера, первым входом второго элемента И элемента И-ИЛИ-НЕ и первым входом первого элемента И-НЕ, второй вход которого соединен с вторым входом первого элемента И элемента И-ИЛИ-НЕ и выходом третьего элемента И-НЕ, второй вход второго элемента И-НЕ соединен с выходом четвертого элемента И-НЕ и вторым входом второго элемента И элемента И-ИЛИ-НЕ, выход которого соединен с выходом индикации окончания переходных процессов триггера, вход управления фазовым состоянием триггера соединен с первыми входами третьего и четвертого элементов И-НЕ, выход третьего элемента И-НЕ соединен с вторым четвертого элемента И-НЕ и первым входом пятого элемента.И-НЕ, выход которого соединен с вторым входом третьего элемента И-НЕ, второй вход пятого элемента И-НЁ соединен с третьим входом четвертого элемента И-НЕ и выходом шестого элемента И-НЕ, первый, второй, третий, четвертый входы которого соединены соответственно с выходами седьмого, восьмого, девятого и десятого элементов И-НЕ, а пятый вход соединен с выходом четвертого элемента И-НЕ, первый вход соединен с выходом четвертого элемента И-НЕ, первый вход седьмого элемента И-НЕ соединен с прямым выходом триггера, второй вход седьмого элемента И-НЕ соединен с первым информационно-настроечным входом триггера, первый, второй, третий и четвертый информационно-настроечные входы триггера соединены соответственно с входами первого, второго, третьего и четвертого элементов НЕ, первый вход восьмого элемента И-НЕ соединен с первым информационно-настроечным входом триггера, первые входы девятого и десятого элементов И-НЕ

соединены с инверсным выходом триггера, вторые входы восьмого и девятого элементов И-НЕ соединены с четвертые информационно-настроечным входом триггера, второй вход десятого элемента И-НЕ соединен с выходом второго элемента НЕ, третий вход десятого элемента И-НЕ соединен с выходом четвертого элемента НЕ,отличающий с я тем, что, с целью расширения функциональных возможностей триггера за

счет реализации, помимо функций IK-, TV-, Т-, RS-, R-триггеров, функций S-триггера, в него дополнительно введены три элемента И-НЕ, причем первый вход одиннадцатого элемента И-НЕ соединен с прямым выходом

триггера, первый вход двенадцатого элемента И-НЕ соединен с инверсным выходом триггера, третий вход девятого и второй вход одиннадцатого элемента И-НЕ соединены с выходом второго элемента НЕ, второй вход двенадцатого элемента И-НЕ соединен с вторым информационно-настроечным входом триггера, третьи входы седьмого, одиннадцатого и двенадцатого элементов И-НЕ соединены с выходом четвертого элемента НЕ, четвертые входы седьмого и одиннадцатого элементов И-НЕ соединены с третьим информационно-настроечным входом триггера, первый и второй входы тринадцатого элемента И-НЕ

соединены соответственно с первым и четвертым информационно-настроечными входами триггера, четвертый вход двенадцатого элемента И-НЕ и третий вход тринадцатого элемента И-Н Е соединены с выходом

третьего элемента НЕ, выходы одиннадцатого, двенадцатого и тринадцатого элементов И-НЕ соединены соответственно с шестым, седьмым и восьмым входами шестого элемента И-НЕ.

Изобретение относится к вычислительной технике и может быть использовано в устройствах автоматики, телемеханики и связи. Целью изобретения является расширение функциональных возможностей триггера за счет реализации, помимо функций IK-, TV-, T-, R-, RS-триггеров, функций S- триггера. Апериодический многофункциональный триггер содержит четыре информационно-настроенных входа, вход управления фазовым состоянием триггера, прямой и инверсный выход триггера, выход индикации окончания процессов триггера, тринадцать элементов И-НЕ 5-17, четыре элемента НЕ 18-21 и один элемент И-ИЛИ- л НЕ 4. 1 ил., 1 таблЈ (Л с