Устройство для управления силовыми ключами плеча инвертора Советский патент 1992 года по МПК H02M1/08 

Фиг. 1

Изобретение относится к преобразовательной технике, в частности к устройствам управления транзисторов силовых ключей инверторов напряжения.

Известно инвертирующее устройство, преобразующее постоянное напряжение в переменное, содержащее последовательно соединенные силовые транзисторные ключи, к средней точке соединения которых подключен вывод нагрузки и дв.а элемента токового управления транзисторных ключей. При очередном переключении ключей по задаваемому внешним источником возбуждения закону управления выходное знакопеременное напряжение поступает в нагрузку. В зависимости от сигналов управления соответствующие токовые Элементы вырабатывают импульсы токов управления транзисторных ключей, изменяя их частоту переключения и относительную длительность замкнутого состояния. Однако при воздействии различных возмущений, например помех, возможно состояние ключей, когда они одновременно замкнуты, что приводит к появлению сквозного сверхтока и аварии инверторного устройства.

Наиболее близким по технической сущности к изобретению является преобразователь или плечо инвертора, содержащее последовательно соединенные силовые транзисторные ключи, шунтированные обратными диодами, подключенные соответственно к плюсу и минусу источника постоянного напряжения, к средней точке соединения ключей подключен вывод нагрузки, два блока управления транзисторами соответствующих силовых ключей и источник внешнего возбуждения (модулятор) с гальванической развязкой.

Изменяя частоту или длительность проводящего состояния ключей, осуществляют преобразование постоянного напряжения в модулированное переменное , а также его регулирование по различным параметрам. Однако при ложном срабатывании, в замкнутом состоянии могут находиться оба силовых ключа, что приводит к аварийному режиму сквозного сверхтока. Кроме того, при неоптимальной амплитуде и форме импульсов тока управления транзисторами, вырабатываемых соответствующими блоками управления, возможна их работа в актив- ном режиме, т.е. выход какого-либо транзистора из состояния насыщения. В результате резко возрастают потери в силовом ключе и рассеиваемая на нем мощность, что приводит к тепловому пробою полупроводниковой структуры, потере управляемости и возникновению сверхтока.

Целью изобретения является оптимальное управление силовыми ключами плеча инвертора, например мостового, при его работе с резонансной или нелинейной нагрузкой, а также в режиме трехпозиционной широтно-импульсной модуляции (ШИМ), формирование пропорциональной силовому току формы импульсов тока управления каждым силовым ключом, синхронного запрета (блокировки) на работу очередного силового ключа плеча в противотактные моменты времени цикла модуляции, мгновенной защите каждого силового ключа от вхождения в активный (усилительный) режим во время замкнутого состояния и их самозащите от сверхтоков в аварийных режимах.

Поставленная цель достигается тем, что устройство управления силовыми ключами

плеча инвертора, состоящего из последовательно соединённых силовых ключей, например на транзисторах, шунтированных обратными диодами, снабженных датчиками мгновенного тока, каждый включенным

в эмиттерную цепь транзистора соответствующего силового ключа, а к средней точке Соединения силовых ключей подключен вывод нагрузки, содержащее источник внешнего возбуждения, например, модулятор с

прямым и инверсным выходами и два идентичных блока управления, при этом каждый из блоков управления выполнен из двух формирователей сигналов управления и блокировки (запрета) с гальванической развязкой, например на основе транзисторных оптопар, первого элемента И-НЕ, логического инвертора, первого одновибратора с возбуждением по переднему фронту, элементов ИЛИ-НЕ и ИЛИ, первого токового

ключа, управляемого логическим сигналом, второго одновибратора с возбуждением по переднему фронту второго, третьего и четвертого токовых ключей, управляемых логическими сигналами,первого источника тока,

зависимого источника тока, управляемого в функции силового тока соответствующего силового ключа сигналом рассогласования с выхода суммирующего усилителя, второго, третьего источников тока, линейных усилителей напряжения и тока с ограничением сигналов по входу и выходу, первого компаратора с симметричным гистерезисом и логическим стробированием, второго компаратора с симметричным гистерезисом, источником постоянного напряжения смещения и формирования сигнала логической единицы, элемента И. второго, третьего элементов И-НЕ, причем вход формирователя управляющего сигнала со

ответствующего блока управления образует

его первый вход, вход формирователя сигнала блокировки (запрета) соответствующего блока управления образует его второй вход, а выход элемента ИЛИ-НЕ соответствующего блока управления - его первый выход, при этом прямой выход модулятора соединен с первым входом первого блока управления , а инверсный выход - с первым входом второго блока управления, первый выход первого блока управления соединен с вторым входом второго блока управления, а первый выход второго - с вторым входом первого, а в каждом из блоков управления выходы формирователей сигналов управления и блокировки соответ- ственно соединены с первым и вторым входами первого элемента И-НЕ, а его выход- с входом логического инвертора, с входом первого одновибратора, с вторыми входами элементов ИЛ И-НЕ, ИЛИ и с логическим управляющим входом первого токового ключа, выход логического инвертора соединен с входом второго одновибратора и с логическим управляющим входом второго токового ключа, выход первого одновибра- тора соединен с логическим управляющим входом третьего токового ключа, выход второго компаратора соединен с логическим управляющим входом четвертого токового ключа и с первым входом элемента ИЛИ, первые выводы всех четырех токовых ключей объединены вместе и соединены с базовымвыводомтранзисторасоответствующего силового ключа, плюсовой вывод первого источника тока соединен с минусовым выводом зависимого источника тока, с плюсовым выводом второго источника тока и с минусовым выводом третьего источника тока, а также с эмиттерным выводом транзистора соответствующего силово- го ключа, минусовой вывод первого источника тока соединен с вторым выводом первого токового ключа, плюсовой вывод зависимого источника тока соединен с вторым выводом второго токового ключа, мину- совой вывод второго источника тока соединен с вторым выводом третьего токового ключа, а плюсовой вывод третьего источника тока - с вторым выводом четвертого токового ключа, коллекторный вывод тран- зистора соответствующего силового ключа соединен с входом линейного усилителя напряжения, информационный выход датчика мгновенного тока соответствующего силового ключа соединен с входом линейного усилителя Toka, выход усилителя напряжения соединен с инверсным входом первого компаратора, а выход усилителя тока - с инверсным входом второго компаратора и с инверсным входом суммирующего усилителя рассогласования зависимого источника тока, первый выход источника постоянного напряжения смещения соединен с неинвертирующим входом первого, второго компараторов и суммирующего усилителя рассогласования, выход элемента ИЛИ соединен с стробирующим логическим входом первого компаратора, выходы обоих компараторов соединены соответственно с первым и вторым входами элемента И, а его выход - с перывым входом второго элемента И-НЕ, выход третьего элемента И-НЕ соединен с вторым входом второго элемента И-НЕ и с третьим входом первого элемента И-НЕ, выход второго элемента И-НЕ соединен с первыми входами третьего элемента И-НЕ и элемента ИЛИ-НЕ. второй вход третьего элемента И-НЕ соединен с вторым выходом источника формирования сигнала логической единицы.

На фиг. 1 представлена структурная схема устройства управления силовыми ключами плеча инвертора; на фиг. 2 - диаграммы работы устройства при различных режимах и типах нагрузок.

Устройство управления силовыми ключами плеча инвертора, выполненное по схеме фиг. 1, состоящего из последовательно соединенных силовых ключей S1, S2, например на транзисторах Т1, Т2, шунтированных встроенными обратными диодами, снабженных датчиками мгновенного тока ДТ1, ДТ2, каждый включенным в эмиттерную цепь транзистора соответствующего силового ключа, а к средней точке соединения силовых ключей S1, S2 подключен вывод нагрузки Z, содержащее источник внешнего возбуждения G, например модулятор МОД с прямым Q и инверсным выходами и два идентичных блока управления А1, А2, каждый из которых выполнен из двух формирователей сигналов управления и блокировки 1 и 2 с гальванической развязкой, первого элемента И-НЕ 3, логического инвертора 4. первого одновибратора 5, элементов ИЛИ- НЕ 6 и ИЛИ 7, первого токового ключа 8, второго одновибратора 9, второго-четверто- го токовых ключей 10-12 первого источника 13 тока, зависимого источника 14, второго 15 и третьего 16 источников тока, линейных усилителей напряжения 17 и тока 18, первого 19 и второго 20 компараторов, источника 21 постоянного напряжения смещения и формирования сигнала логической единицы, элемента И 22, второго 23, третьего 24 элементов И-НЕ, причем вход формирователя управляющего сигнала 1 соответствующего блока управления А1 или А2 образует его первый вход, вход формирователя сигнала блокировки 2 соответствующего блока

управления А2 или А2 образует его второй вход, а выход элемента ИЛИ-НЕ б соответствующего блока управления А1 или А2-его первый выход, при этом прямой выход v модулятора МОД соединен с первым вхо- дом первого блока управления А1, а инверсный выход v - с первым входом второго блока управления А2, первый выход первого блока А1 соединен с вторым входом второго блока управления А2, а первый выход второ- го - с вторым входом первого, а в каждом из блоков управления А1 или А2 выходы формирователей сигналов управления и блокировки 1 и 2 соответственно соединены с первым и вторым входами первого элемента И-НЕ 3, а его выход - с входом логического инвертора 4, входом первого одновибрато- ра 5, вторыми входами элементов ИЛИ-НЕ б, ИЛИ 7 и с логическим управляющим входом первого токового ключа 8, выход логи- ческого инвертора 4 соединен с входом второго одновибратора 9 и логическим управляющим входом второго токового ключа 10, выход первого одновибратора 5 соединен с логическим управляющим входом третьего токового ключа 11, выход второго одновибратора 9 соединен с логическим управляющим входом четвертого токового ключа 12 и первым входом элемента ИЛИ 7, первые выводы всех четырех токовых клю- чей 8 и 10-12 объединены вместе и соединены с базовым выводом транзистора Т1 или Т2 соответствующего силового ключа S1 или S2, плюсовой вывод первого источника 13 тока соединен с минусовым выводом за- висимого источника 14 тока, плюсовым выводом второго источника 15 тока и минусовым выводом третьего источника 16 тока, а также с эмиттерным выводом транзистора Т1 или Т2 соответствующего сило- во го ключа S1 или S2, минусовой Вывод первого источника 13 тока соединен с вторым выводом первого токового ключа 8, плюсовой вывод зависимого источника 14 тока соединен с втооым выводом второго токового ключа 10, минусовой вавод второго источника 15 тока соединен с вторым выводом третьего токового ключа 11, и плюсовой вывод третьего источника 16 тока - с вторым выводом четвертого токового ключа 12, коллекторный вывод транзистора Т1 или Т2 соответствующего силового ключа S1 или S2 соединен с входом линейного усилителя 17 напряжения, информационный выход датчика мгновенного тока ДТ1 или ДТ2 со- ответствующего силового ключа S1 или S2 соединен с входом линейного усилителя 18 тока, выход усилителя 17 напряжения соединен с инверсным входом первого компаратора 19, а выход усилителя 18 тока - с инверсным входом второго компаратора 20 и инверсным входом суммирующего усилителя рассогласования зависимого источника 14 тока, первый выход источника 21 постоянного напряжения смещения соединен с неинвертирующими входами первого 19 и второго 20 компараторов и суммирующего усилителя рассогласования источника 14, выход элемента ИЛИ 7 соединен со стро- бирующим логическим входом S первого компаратора 19, выходы обоих компараторов 19 и 20 соединены соответственно с первым и вторым входами элемента И 22, а его выход - с первым входом второго элемента И-НЕ 23, выход третьего элемента И-НЕ 24 соединен с вторым входом второго элемента М-НЕ 23 и третьим входом первого элемента И-НЕ 3, выход второго элемента И-НЕ 23 соединен с первыми входами третьего элемента И-НЕ 23 и элемента ИЛИ-НЕ 6, второй вход третьего элемента И-НЕ 24 соединен с вторым выходом источника формирования сигнала логической единицы 21.

Рассмотрим работу структурной схемы устройства управления, представленной на фиг, 1.

Напряжение + U источника питания через противотактно (попеременно) работающие силовые ключи S1, S2 подается в нагрузку 2, в общем случае комплексную. т.е. активно-индуктивную, нелинейную или резонансную. В результате через нагрузку Z протекает знакопеременный ток силовых ключей S1, S2 и тем самым производится преобразование постоянной входной величины в выходную переменную. Изменяя частоту или длительность проводящего состояния силовых ключей S1, S2, осуществляют регулирование и стабилизацию выходного параметра (напряжения) в нагрузке Z.

Для исключения активного режима работы силовьГх ключей S1, S2, т.е. возможности выхода их из состояния насыщения или одновременного нахождения их в замкнутом состоянии (например, в результате воздействия помех), обеспечивают синхронный запрет на их работу и принудительное форсированное запирание очередного силового ключа S1, S2 плеча инвертора в противотак- тные моменты времени цикла модуляции, т.е. состояние силового ключа, например S1, находящегося в проводящем состоянии, принудительно запрещает (блокирует) работу другого силового ключа S2, и наоборот, при работе ключа S2 блокирован ключ S1 В аварийных режимах, независимо от управляющих сигналов v и v, вырабатываемых модулятором МОД. блоками управления А1

и А2 мгновенно запрещается (самоблокируется) работа силовых ключей S1 и S2 и осуществляется их принудительное форсированное запирание.

Рассмотрим работу отдельного блока управления А1 или идентичного ему блока А2, диаграммы работы которых представлены на фиг. 2. Известно, что оптимальная форма импульса тока управления 1В1 или 1в2 силовым транзисторным ключом S1 или S2 за время цикла модуляции состоит из четырех характерных участков с различной длительностью, где на каждом формируется свой ток с необходимой амплитудой и скоростью изменения. На первом участке фор- мируется ток форсированного включения с амплитудой +1F и длительностью г, необходимой в основном для ускоренного пере- заряда распределенных паразитных емкостей монтажа, а также при работе пле- ча инвертора на нелинейную или резонансную нагрузку, особенно в режимах прерывистых токов. На втором участке формируется пропорциональный силовому току соответствующего ключа S1 или S2 ток уп- равления +1, на третьем участке - форсированный запирающий ток с амплитудой -1F и длительностью г , обеспечивающий эффективное рассасывание объемного заряда в коллекторных переходах структуры транзи- стора Т1 или Т2 и их быстрое выключение, на четвертом участке - ток с амплитудой -1, создающий отрицательное смещение по цепи управления транзистора Т1 или Т2, пи величине меньший тока включения, предот- вращающий вхождение транзистора Т1 или Т2 в инверсный режим и повышающий помехоустойчивость. При этом длительность моментов 4 орсировок должна быть т т мах tT1 выкл, т.е. превышать время вы- ключения любого из транзисторов Т1 или Т2 при самом неблагоприятном режиме работы. Кроме того, для повышения надежности работы плеча инвертора в моменты коммутации силовых ключей S1 или 52, модулято- ром МОД дополнительно формируется из изменяющихся по частоте импульсов управления уаг С31безтоковая пауза с постоянной длительностью t , большая или как минимум равная длительности г +, т.е.т / т, однако намного меньшая длительности цикла модуляции.

Защита силового ключа, например S1, осуществляется следующим образом. Конт- роль за током через него ведется во время всего цикла модуляции, а за напряжением, т.е. контроль за вхождением в активный йли усилительный режим - только на время

стробирования, равное длительности его замкнутого состояния,

В исходном состоянии, когда нет сигнала управления на первом входе, например блока А1, т.е. состоянию v соответствует логическая единица (фиг. 2), замкнут первый токовый ключ 8 и через цепь управления транзистора Т1 протекает ток отрицательного смещения -I от первого источника тока 13 При появлении на первом входе блока AT управляющего сигнала, т.е. состоянию v соответствует логический ноль, размыкается ключ 8 и замыкается четвертый токовый ключ 12, а через цепь управления транзистора Т1 начинает протекать форсирующий ток включения +1F от третьего источника тока 16. В результате создаются благоприятные условия для процесса включения и быстрого вхождения транзистора Т1 в состояние насыщения. Затем, по истечении времени г определяемого параметрами транзистора Т1 на включение и формируемое вторым одновибратором 9, ключ 12 размыкается, а второй токовый ключ 10 замыкается, подключая выходящий на режим слежения за силовым током кл юча S1 зависимый источник 14 тока, управляемый усилителем рассогласований, суммирующим сигналы задания, поступающие с первого входа источника постоянного смещения 21 на его неинвертирующий вход, а с выхода линейного усилителя тока 18 - на инвертирующий вход.

После окончания действия сигнала управления v на первом входе блока А1, размыкается ключ 10 и замыкается третий токовый ключ 11. Через управляющую цепь транзистора Т1 начинает протекать форсирующий ток запирания отрицательной полярности -IF от второго источника тока 15. По истечении времени f 7 определяемого параметрами транзистора Т1 на выключение и формируемое первым одновибратором 5, ключ 11 размыкается и замыкается первый токовый ключ 8. По цепи управления начинает протекать отрицательный ток смещений -I. Затем цикл работы повторяется аналогично.

Первый элемент И-ЙЕ 3 л огически объединяет сигналы с выходов формирователей 1 и 2 и выхода третьего элемента И-НЕ 24, выполняя роль сборной ячейки. Сигнал с ее выхода своим передним фронтом возбуж- дает первый одновибратор 5, переключает первый токовый ключ 8, через элемент ИЛИ 7 формирует сигнал логического стробирования S и через элемент И Л И-НЕ 6 сигнал запрета (блокировки), а также поступает на вход логического инвертора 4. Сигнал с его

выхода возбуждает своим передним фронтом второй одновибрзтор 9 и управляет, т.е. переключает второй токовый ключ 10. Остальные токовые ключи переключаются сигналами, формируемыми одновибраторами, а именно одновибратор 5 переключает третий ключ 11, одновибратор 9 - четвертый ключ 12.

При возникновении аварийных режимов аналоговые сигналы v и I с выходов линейных усилителей напряжения 12 и тока 13 воздействует на компараторы с гистерезисом 19 и 20. при этом работа компаратора 19 разрешена только на время действия логического сигнала стробирования S, поступающего на компаратор 19 с выхода элемента ИЛИ 7, объединяющего по своим входам сигналы форсированного включения (с выхода второго одновибратора 9) и разрешения работы (с выхода первого элемента И-НЕ 3). Объединенные на элементе И 22 логические сигналы компараторов 19 и 20 с его выхода поступают на вход триггера памяти, выполненного на элементах И-НЕ 23 и 24, предварительно (в момент подачи напряжения питания) установленного в исходное состояние сигналом логической единицы f1 с второго выхода источника 21. Сигнал аварии с триггера (ёыход второго элемента И-НЕ 23) поступает на первый вход элемента ИЛ И-НЕ 6, на выходе которого вырабатывается запрещающий (блокирующий) логический сигнал, через первый выход блока А1 поступающий затем на второй вход блока А2. Одновременно с этим, с инверсного выхода триггера (выход третьего элемента И-НЕ 24) поступает сигнал на третий вход первого элемента И-НЕ 3, блокируя собственно работу блока А1. В результате запускается процесс принудительного форсированного запирания транзистора Т1 с последующим поддержанием по его цепи управления постоянного отрицательного смещения.%

Величина напряжения смещения е с первого выхода источника 21 определяет уровни задаваемых уставок срабатывания защит по напряжению и току, реализованных на компараторах 19 и 20, а также величину задания тока управления -И транзистора Т1, вырабатываемого зависимым источником 14 тока. Для исключения дребезга при срабатывании компараторов 19 и 20, т е. появления на их выходах ложных импульсов, в каждый из них введен сим- метричный гистерезис с зоной, много меньшей величины соответствующих уставок защиты.

Формирователи управляющего сигнала 1 и блокировки 2 с гальванической развязкой, например на основе транзисторных оп- топар, в зависимости от сигналов, поступающих на их входы, вырабатывают логические сигналы длительностью и амплитудой в соответствии с входными, обеспечивая электрическую изоляцию между блоками управления At, A2 и силовыми ключами S1, S2.

Ф о р м у л а и з о б р е т е н и я

0 Устройство для управления силовыми ключами плеча инвертора, состоящего из последовательно соединенных транзисторов, шунтированных обратными диодами и снабженных датчиками мгновенного тока,

5 включенными в эмиттерную цепь каждого транзистора, точка соединения которых образует вывод нагрузки, содержащее источник внешнего возбуждения с парафазными выходами, подключенными к перывым вхо0 дам двух идентичных блоков управления, первыми выходами подключенных к управляющим входам упомянутых транзисторов, отличающееся тем, что, с целью формирования оптимальной формы импуль5 сов тока управления, пропорциональной силовому току транзисторов, обеспечения запрета на одновременную работу силовых ключей плеча инвертора, мгновенной защиты каждого силового ключа от вхождения в

0 активный режим во время замкнутого состояния и их самозащите от сверхтоков в аварийных режимах, каждый из упомянутых блоков управления выполнен содержащим формирователь сигнала управления, форми5 рователь сигнала блокировки, элемент 2И, два элемента 2И-НЕ, элемент ЗИ-НЕ. элемент НЕ, элемент 2ИЛИ-НЕ, элемент 2ИЛИ, два одновибратора с возбуждением по переднему фронту, четыре токовых ключа, три

0 источника тока, зависимый источник тока, суммирующий усилитель рассогласования линейные усилители напряжения и тока, первый компаратор с симметричным гистерезисом и стробированием, второй компа5 ратор с симметричным гистерезисом и источник постоянного напряжения смещения и формирования сигнала логической единицы, причем вход формирователя сигнала управления подключен к первому BXQ0 ду блока управления, второй вход которого образован входом формирователя сигнала блокировки, а второй выход - выходом элемента 2ИЛИ-НЕ, соединенным с вторым входом второго блока управления, первый

5 выход которого соединен соответственно с вторым входом первого, выходы формирователей сигнала управления и блокировки соединены с первым и вторым входами элемента ЗИ-НЕ, выходом подключенного к объединенным входам элемента НЕ перпо

го одновибратора, вторым входам элементов 2ИЛИ-НЕ, 2ИЛИ и к логическому управляющему входу первого токового ключа, выход элемента НЕ соединен с логическим управляющим входом второго токового ключа и с входом второго одновибратора, выход которого соединен с логическим управляющим входом четвертого токового ключа и с первым входом упомянутого элемента 2ИЛИ, выход которого соединен со стробирующим входом первого компаратора, а выход первого одновибратора соединен с логическим управляющим входом третьего токового ключа, первые силовые выводы всех четырех токовых ключей объе- динены и образуют точкой соединения первый выход блока управления, вторые силовые выводы первого и третьего токовых ключей соединены с минусовыми выводами первого и второго источников тока, а вторые силовые выводы второго и четвертого Токовых ключей - с плюсовыми выводами зависимого и третьего источников тока соответственно, плюсовые выводы первого, второго и минусовые выводы третьегоw за- висимого источников тока обьединены между собой и подключены к эмиттеру соответствующего транзистора плеча инвертора, коллектор которого соединен с входом линейного усилителя напряжения, выходом соединенного с инвертирующим входом первого компаратора, информационный выход датчика мгновенного тока соответствующего транзистора соединен с входом линейного усилителя тока, выход которого соединен с инвертирующим входом суммирующего усилителя рассогласования и с инвертирующим входом второго компаратора, а выходы компараторов соединены с первым и вторым входами элемента 2И, выход которого подключен к первому входу первого элемента 2И-НЕ, второй вход которого соединен с третьим входом элемента ЗИ-НЕ и с выходом второго элемента 2И-НЕ, первым входом соединенного с первым входом элемента 2ИЛИ-НЕ и с выходом первого элемента 2И-НЕ, а вторым с первым выходом источника постоянного напряжения смещения и формирования логической единицы, второй вход которого соединен с неинвертирующими входами компараторов и упомянутого усилителя рассогласования.

Сущность изобретения: устройство содержит формирователи сигнала управления 1 и блокировки 2, одновибраторы 5 и 9 с возбуждением по переднему фронту, четыре боковых ключа 8, 10-12, три источника тока 13, 15 и 16, зависимый источник тока 14, усилители 17 и 18, компараторы 19 и 20 и логические элементы 3.4,6,7 и 22-24. 2 ил.

фаг, 2