Цифровой синтезатор синусоидальных сигналов Советский патент 1992 года по МПК H03B19/00 

VJ

2

-N О Ю

Изобретение относится к области радиотехники. Цель изобретения - уменьшение нелинейных искажений выходных сигналов. Цифровой синтезатор синусоидальных сигналов содержит формирователь 1 управляющих сигналов, генератор 2 переменной частоты, реверсивный счетчик 3, первый блок памяти (БП) 4, цифроаналсговый преобразователь (ЦАП) 5, фильтр 6 нижних частот, элемент И 7, двоичный счетчик 8, элемент задержки 9, второй БП 10, первый блок сравнения 11, второй блок сравнения 12. Формирователь 1 управляет тактовой частотой генератора 2. Второй блок сравнения 12 сравнивает коды с выходов реверсивного счетчика 3 и двоичного счетчика 8, а первый блок сравнения 11 сравнивает коды с соответствующих выходов первого и второго БП 4, 10. Поставленная цель достигается тем, что в случае неравенства кодов импульс с выхода первого блока сравнения 11 поступает на вычитающий вход формирователя 1 и уменьшается частота генератора 2. Импульсы несовпадения кодов будут поступать на вход формирователя 1- до тех пор, пока частота дискритизации будет превышать максимально допустимую частоту и имеют место сбои при выборке кодов из первого БП 4. 2 ил.

Щиг.1

Изобретение относится к области радиотехники и может быть использовано в приемопередающей и радиоизмерительной аппаратуре.

Целью изобретения является уменьшение нелинейных искажений выходных сигналов.

На фиг. 1 представлена электрическая структурная схема цифрового синтезатора синусоидальных сигналов; на фиг. 2 - временные диаграммы его работы.

Цифровой синтезатор синусоидальных сигналов содержит формирователь 1 управляющих сигналов, генератор 2 переменной частоты, реверсивный счетчик 3, первый блок памяти (БП) 4, цифроаналоговый преобразователь (ЦАП) 5, фильтр 6 нижних частот, элемент И 7, двоичный счетчик 8, элемент задержки 9, второй БП 10, первый блок сравнения 11, второй блок сравнения 12.

Цифровой синтезатор синусоидальных сигналов работает следующим образом.

В формирователь 1, который может быть выполнен, например, в виде вычитающего двоичного счетчика с параллельным заносом информации, заносится код частоты дискретизации тактового генератора 2, Генератор 2 принимает этот код и выдает импульсную последовательность соответствующей частоты. Генератор 2 может быть выполнен например, в виде последовательно соединенных ЦАП и генератора, управляемого напряжением (ГУН) (на фиг. 1 не показано), и мажет менять выходную частоту, в зависимости от входного кода, в широком диапазоне. Импульсы с выхода генератора (фиг. 2а) поступают на счетный сход реверсивного счетчика 3 поступает на адресные входы первого БП 4, в памяти которого содержатся двоичные кодовые комбинации, соответствующие дискретным значениям функции синус в первом квадранте, т.е. между фазовыми углами от ©1 0° до ©л 90°. В соответствии с поступающими адресами первый БП 4 в первой и третьей четвертях периода выдает на ЦАП 5 двоичные коды значений функции синус от HH 0° до &2 - 90°, a DO второй и четвертой четвертях периода от Эл 90° до ©i 0°) фиг. 26) таким образом, ЦАП 5 формирует синусоидальный сигнал (фиг. 2д), переключение полярности которого осуществляется первым управляющим выходом реверсивного счетчика 3 каждые полпериода в мо- менгы прохождения функции синус через О (фиг. 2г). Фильтр 6 устраняет нежелательные переходные помехи выходного синусоидального сигнала. Одновременно с этим

выходной код реверсивного счетчика 3 поступает на входы первой группы сравнения первого блока сравнения 11, входы второй группы сравнения которой подключены к

выходам двоичного счетчика 0. Первый блок сравнения 11 при совпадении кодов на ее входах формирует импульс-равенства (рис. 2з) который поступает на вход элемента задержки 9 и второй вход элемента И 7.

0 Постоянная времени задержки элемента задержки 9 должна быть равна времени задержки выборки кодов из первого БП 4. Коды с выходов которого (рис. 2е) сравниваются с кодами на выходе второго БП 10, в

5 памяти которой содержатся те же значения функции, первый блоком сравнения 11 в момент прихода импульса разрешения сравнения, который поступает с выхода элемента задержки 9, Если сигнал разреше0 имя сравнения отсутствует или коды, поступающие с выходов первого и второго БП 4 и 10 равны, то на выходе первого блока срав-. нения 11 присутствует низкий потенциал, если коды не равны, то высокий. Двоичный

5 счетчик 8 при этом находится в статическом состоянии. Управление его счетом осуществляет элемент И7, на первый вход которого поступает импульс разрешения счета со второго управляющего выхода реверсивно0 го счетчика 3 при его работе в вычитающем режиме. Переключение двоичного счетчика 8 происходит по заднему фронту импульса равенства, поступающего с выхода второго блока сравнения 12. Таким образом, если на

5 выходе, первого элемента сравнения 11 присутствует нулевой потенциал, то коды, считываемые с первого БП 4 имеют верные значения, если же на выходе первого элемента сравнения 11 присутствуют импульсы

0 несравнения, то это значит, что или период дискретизации выбран неверно и период импульсов дискретизации генератора 2 мень- ше времени выборки кодов из первого БП А, или по данному адресу в первый БП 4 проис5 ходит неверное считывание информации. Импульсы несравнения, формирующиеся на выходе первого элемента сравнения 11 поступают на вычитающий вход формирователя 1. Управляющий код уменьшается на единицу и

0 генератор 2, в соответствии с поступающим кодом, уменьшает частоту дискретизации. По заднему фронту импульса равенства, поступающего с выхода второго элемента сравнения 12 через элемент И 7 двоичный

5 счетчик 8 увеличивает свое значение на единицу и во время прямого счета реверсивного ..счетчика 3 произойдет сравнение кодов следующих ячеек памяти первого и второго А и 10. Если коды окажутся снова неравны,

то подстройка частоты дискретизации генератора 2 повторится вновь.

Описанный процесс будет продолжаться до тех пор, пока не прекратятся сбои на выходе первого БП 4. Частота дискретизации в этом случае будет соответствовать максимально допустимой в данном генераторе 2. Если же импульсы несравнения не прекращаются со снижением частоты, выдаваемой генератором 2, то можно сделать вывод о неисправности ячеек памяти первого БП А по данным адресам,

Таким образом, в данном цифровом синтезаторе синусоидальных сигналов возможна автоматическая установка максимальной частоты дискретизации генератора 2, при этом код, соответствующий этому значению частоты, может быть считан во внешнее устройство, что исключает возможность ошибочной установки кодов не соответствующих верхней границе рабочих частот генератора, а также возможно обнаружение неисправных ячеек памяти, что в целом снижает нелинейные искажения в выходном синусоидальном сигнале.

Формула изобретения

Цифровой синтезатор синусоидальных сигналов, содержащий последовательно соъ

шшлпппппплппппппппппттшь

2

aL

д

е Щ- ж

3

П

единенные формирователь управляющих сигналов, генератор переменной частоты, реверсивный счетчик, первый блок памяти, цифроаналоговый преобразователь и 5 фильтр нижних частот, при этом вход переключения полярности цифроаналогового преобразователя соединен с первым управляющим выходом реверсивного счетчика, отличающийся тем, что, с целью

0 уменьшения нелинейных искажений выходных сигналов, между вторым управляющим выходом реверсивного счетчика и вычитающим входом формирователя управляющих сигналов введены последовательно соедй5 ненные элемент И, двоичный счетчик, второй блок памяти и первый блок сравнения, а также введены последовательно соединенные второй блок сравнения и элемент задержки, выход которого подключен к вхо0 ду разрешения сравнения первого блока сравнения, второй кодовый вход которого соединен с кодовым выходом первого блока памяти, первый и второй кодовые входы второго блока сравнения подключены соот5 ветственно к кодовому выходу реверсивного счетчика и к кодовому выходу двоичного счетчика, второй вход элемента И соединен с выходом второго блока сравнения.

W

-