Изобретение относится к приборостроению, к системам временного контроля интервалов и может быть использовано в автоматизированных системах управления оборудованием.
Целью изобретения является повышение надежности работы устройства.
На чертеже приведена блок-схема устройства.
Устройство содержит генератор 1 импульсов, первый счетчик 2, выход которого соединен с управляющим входом коммутатора 3 и с первым управляющим входом блока 4 памяти. Второй счетчик 5 и блок 6 сравнения подключены к входам первого дешифратора 7. Устройство также содержит блок 8 гальванической развязки входных сигналов, селектор 9 длительности сигналов, формирователь 10 одиночных сигналов, делитель 11 частоты, формирователь 12 управляющих сигналов, регистр 13 сдвига, третий счетчик 14, мультиплексор 15, первый и второй задатчики 16. 17, формирователь 18 кода, второй дешифратор 19, первый и второй индикаторы 20. 21. Выходы блока 8 подключены к информационным входам коммутатора 3, выход которого через последовательно соединенные селектор 9 и формирователь 10 соединен со счетным входом второго счетчика 5, выходы которого соединены с информационными входами мультиплексора 15. Выход первого задатчика 16 соединен с третьим входом первого дешифратора 7, выходы которого подключены ко входам первого индикатора 20. Первый выход генератора 1 соединен с первым входом формирователя 12, первый выход которого подключен к входу Запись-чтение блока 4, второй и третий выходы формирователя 12 соединены соответственно со входом Стробирование регистра 13 и со входом Перезапись второго счетчика 5. Второй выход генератора 1 подключен ко входу делителя 11 частоты, первый выход которого соединен со вторым входом формирователя 12 и входом третьего счетчика 14, выход которого подключен к вторым управляющим входам блока 4 и к управляющим входам мультиплексора 15. выход которого соединен с адресным входом блока 4. Второй выход делителя 11 подключен к третьему входу формирователя 12 и ко входу первого счетчика 2, выход которого соединен с первым входом блока 6. Первый и второй выходы второго задатчика 17 подключены к управляющему входу второго дешифратора 19 и ко входу формирователя 18. выход которого соединен со вторым входом блока бис информационным входом второго дешифратора 19. выход которого подключен ко входу второго индикатора 21. Входы блока 8 являются входами устройства, выход блока 4 соединен с информационным входом регистра 13, выходы которого подключены к информационным входам счетчика 5.
Устройство работает следующим образом.
При первом включении устройства (по0 даче на него напряжения питания) во все ячейки блока 4 памяти, реализованного на интегральных микросхемах функциональной серии ОЗУ, заносится исходная информация - уровень О. Объекты контроля от О
5 до п (в конкретном рассматриваемом устройстве число объектов контроля равно 50) могут быть установлены на свои штатные места в любое время в процессе работы. Блок 8 предназначен для гальваниче0 ской развязки по цепям питания и управления с подключаемыми объектами контроля, повышения помехозащищенности и согласованного приема входного сигнала. Реализован блок 8 на оптоэлектронных ключах.
5, При наличии входного сигнала (сигнала включенного объекта контроля) на соответствующем выходе блока 8 появляется уровень 1. а при отсутствии его - уровень О. Сигналы с выходов блока 8 поступают на
0 входы коммутатора 3, на управляющем входе которого происходит последовательный перебор адресов от 1 до 50. В соответствии с этим на выходе коммутатора 3 появляется в каждый такт уровень 1 при наличии
5 включенного объекта контроля или уровень О при его отсутствии.
Сигнал, поступающий на управляющие входы коммутатора 3, формируется в счетчике 2. Счетчик 2 представляет собой двоич0 ный счетчик на 50 импульсов, управляемый сигналом тактовой частоты с делителя 11. Сигнал, формируемый на его выходе, представляет собой шестиразрядный параллельный двоичный код адреса номера канала.
5 Длительность одного такта (Т) кода адреса номера канала определяется частотой сигнала, поступающего на счетный вход счетчика 2. и зависит, в общем случае, от числа контролируемых объектов и точности изме0 рения времени наработки контролируемых объектов. В устройстве дискретность измерения времени наработки составляет 1 с В каждом такте в третьем счетчике 14 формируется двоичный параллельный код с чис5 лом разрядов, в общем случае определяемом емкостью информации счетчика 5. Предложенное устройство предназначено для измерения времени наработки контролируемых объектов в /диапазоне до 10000 ч. При записи данной информации в
ОЗУ в формате двоично-десятичного кода потребуется 32 ячейки памяти (по каждому из 50 каналов), а число разрядов счетчика 14, формирующего двоичный параллельный код адреса ячейки памяти для опроса соот- ветствующих ячеек должно быть 5.
Таким образом , сигналы с выход счетчика 2 формируют код адреса номера канала, а в каждом такте на выходах счетчика 14 формируется код адресов ячеек памяти. Данные сигналы поступают на входы блока 4, управление работой которого осуществляется сигналом с выхода формирователя 12.
Формирователь 12 управляющих сигна- лов ф.ормирует сигнал Записи-чтения (WR/RD) информации блока 4 памяти. Алгоритм функционирования блока 4 памяти в каждом такте основан на считывании записанной в предыдущем такте информации. увеличении ее на единицу в младшем разряде в случае включенного состояния, соответствующего данному такту номера контролируемого объекта и перезаписи вновь полученной информации по считан- ному адресу.
Информация, представляющая тридцатидвухразрядный последовательный двоично-десятичный код. считанная из блока 4 памяти, записывается в регистре 13 сдвига. предназначенныйдля преобразования кода в параллельный вид. Полученная таким образом информация по сигналу Перезапись далее переписывается в счетчик 5. представляющий собой последовательно соединенные двоично-десятичные счетчики, реализующие счет в формате системы единого времени - часы, минуты, секунды. Сигналы Строб для регистра 13 сдвига и Перезапись формируются в формировате- ле 12, реализованном на логических элементах. После записи информации в счетчик 5 в селекторе 9 осуществляется анализ уровня сигнала, присутствующего на его входе в этом такте.
Селектор 9 предназначен для повышения помехозащищенности и надежности функционирования устройства, основан на сравнении уровней истинного и задержанного входного сигнала и может быть реали- зован на элементе задержки и элементе И. В случае, если входной сигнал после анализа воспринимается за достоверный уровень 1 (что соответствует включенному состоянию соответствующего контролируемого объекта), на выходе селектора 9 формируется сигнал включения, по которому формирователь 10 формирует сигнал инкремента, поступающий на счетный вход младшей ступени счетчика 5. увеличивая его содержание
на единицу. В противном случае сигнал инкремента не формируется и состояние счетчика 5 остается неизменным (аналогично информации.занесенной в блок 4 памяти в предыдущем такте). Полученная таким образом в счетчике 5 информация преобразуется в мультиплексоре 15 в последовательный тридцатидвухразрядный двоично-десятичный код и перезаписывается по считанному адресу в блок 4 памяти.
Аналогичным образом осуществляется функционирование устройства при контроле остальных 49 каналов.
Для визуального контроля времени наработки какого-либо конкретного объекта оператор с помощью задатчика 17, представляющего собой, например, кнопку со схемой устранения дребезга, формирует на выходе формирователя 18 двоичный параллельный код в формате, аналогичном коду счетчика 2. Одновременно с этим этот сигнал через дешифратор 19 поступает на индикатор 21 номера канала, где осуществляется отображение в десятичной форме значения выбранного канала. При поразрядном равенстве текущего значения кода с выходов счетчика 2 и статического значения кода с выходов формирователя 18 кода канала на выходе блока 6 сравнения формируется сигнал разрешения записи информации счетчика 5 в данном такте в дешифратор 7, при этом на индикаторе 20 отображается значение времени наработки выбранного оператором объекта при наличии сигнала разрешения с задатчика 16.
Задатчик 16 выполнен аналогично за- датчику 17.
Устройство функционирует при наличии первичного напряжения питания, при этом все функциональные узлы обеспечиваются стабилизированным напряжением с блока вторичного источника питания (на чертеже не показан). Для сохранения оперативной информации при аварийном или регламентном выключении напряжения в устройство может быть введено резервное питание, реализованное на батареях или аккумуляторах, и обеспечивающее питанием элементы памяти блока 4. .«
Таким образом, введение новых элементов и блоков позволяет надежно опреде- лять время работы контролируемого оборудования, оперативно оценивать информацию о времени работы объектов и принимать необходимые решения, при этом устройство надежно функционирует в реальных условиях эксплуатации и помеховой обстановке, сохраняя информацию о времени наработки при сбоях или отключении питающего напряжения.
Формула изобретения
Устройство для контроля времени работы оборудования, содержащее генератор импульсов, первый счетчик, выход которого соединен с управляющим входом коммутатора и первым управляющим входом блока памяти, второй счетчик и блок сравнения, выход которого подключен к первому входу первого дешифратора, отличающееся тем, что, с целью повышения надежности работы устройства, в него введены блок гальванической развязки входных сигналов, селектор длительности сигналов; формирователь одиночных сигналов, делитель часто- ты, формирователь управляющих сигналов, регистр сдвига, третий счетчик, мультиплексор, первый и второй задатчики, формирователь кода, второй дешифратор, первый и второй индикаторы, выходы блока гальвани- ческой развязки подключены к информационным входам коммутатора, выход которого через последовательно соединенные селектор длительности сигналов и формирователь одиночных сигналов соединен со счетным входом второго счетчика, выходы которого соединены с информационными входами мультиплексора и вторыми входами первого дешифратора, третий вход которого соединен с выходом первого задатчика, а выходы первого дешифратора подключены к входам первого индикатора, первый выход генератора импульсов соединен с первым входом формирователя управляющих сигналов, первый выход которого подключен к входу Запись-чтение блока памяти, второй и третий выходы формирователя управляющих сигналов соединены соответственно с входом Стробирование регистра сдвига и входом Перезапись второго счетчика, второй выход генератора импульсов подключен к входу делителя частоты, первый выход которого соединен с вторым входом формирователя управляющих сигналов и входом третьего счетчика, выход которого подключен к вторым управляющим входам блока памяти и управляющим входам мультиплексора, выход которого соединен с адресным входом блока памяти, второй выход делителя частоты подключен к третьему входу формирователя управляющих сигналов и входу первого счетчика, выход которого соединен с первым входом блока сравнения, первый и второй выходы второго задатчика подключены к управляющему входу второго дешифратора и входу формирователя кода, выход которого соединен с вторым входом блока сравнения и информационным входом второго дешифратора, выход которого подключен к входу второго индикатора, входы блока гальванической развязки являются входами устройства, выход блока памяти соединен с информационным входом регистра сдвига, выходы которого подключены к информационным входам второго счетчика.
название | год | авторы | номер документа |
---|---|---|---|
КОМБИНИРОВАННЫЙ ЭЛЕКТРОННО-КОДОВЫЙ ЗАМОК | 1997 |
|
RU2125145C1 |
КОМБИНИРОВАННЫЙ ПОЛУАВТОМАТИЧЕСКИЙ ЭЛЕКТРОННО-КОДОВЫЙ ЗАМОК | 1999 |
|
RU2155849C1 |
Устройство для поиска зон информации на магнитном носителе | 1989 |
|
SU1644217A1 |
Логический анализатор | 1989 |
|
SU1730627A1 |
Устройство для индикации | 1986 |
|
SU1381586A1 |
УСТРОЙСТВО ДЛЯ ПОИСКА ПЕРЕМЕЖАЮЩИХСЯ НЕИСПРАВНОСТЕЙ В МИКРОПРОЦЕССОРНЫХ СИСТЕМАХ | 1992 |
|
RU2030784C1 |
Устройство для формирования знаков на экране телевизионного приемника | 1982 |
|
SU1191934A2 |
Устройство для отладки микропроцессорных систем | 1989 |
|
SU1672455A1 |
Устройство контролируемого пункта системы телемеханики | 1986 |
|
SU1374266A1 |
УСТРОЙСТВО ДЛЯ ПОИСКА ПЕРЕМЕЖАЮЩИХСЯ ОТКАЗОВ В МИКРОПРОЦЕССОРНЫХ СИСТЕМАХ | 1996 |
|
RU2099777C1 |
Изобретение относится к приборостроению, к системам временного контроля интервалов и может быть использовано в автоматизированных системах управления оборудованием. Цель изобретения - повышение надежности работы устройства. Устройство содержит генератор.1 импульсов с делителем 11 частоты на выходе, первый счетчик 2, второй счетчик 5. третий счетчик 14. К входам блока 4 памяти подключены выходы счетчиков 2, 14, а также выходы формирователя 12 управляющих сигналов и мультиплексора 15. Входы блока 8 гальванической развязки являются входами устройства и подключаются к контролируемым объектам, а его выходы через последовательно соединенные коммутатор 3. селектор 9 длительности сигналов и формирователь 10 одиночных сигналов подключаются к счетчику 5. на выходах которого формируется код временного интервала, который через дешифратор 7 поступает на индикатор 20. В блоке 6 сравнения происходит поразрядное сравнение информации счетчика 2 и значения кода канала с выхода формирователя 18 кода канала и при их равенстве выдается сигнал на дешифратор 7, и на индикаторе 20 отображается значение времени наработки выбранного оператором объекта. В то же время с помощью за- датчика 17, формирователя 18 и дешифратора 19 на индекаторе 21 отображается номер выбранного канала. 1 ил. Ј
Устройство для контроля времени работы машин | 1981 |
|
SU949672A2 |
Способ восстановления хромовой кислоты, в частности для получения хромовых квасцов | 1921 |
|
SU7A1 |
Многоканальное устройство для программного управления | 1986 |
|
SU1381429A1 |
Кипятильник для воды | 1921 |
|
SU5A1 |
Авторы
Даты
1993-05-15—Публикация
1990-11-13—Подача