Устройство для формирования последовательности дискретно-частотных сигналов Советский патент 1993 года по МПК G06F15/20 

Изобретение относится к вычислительной технике и может быть использовано в устройствах формирования последовательностей дискретно-частотных сигналов, несущих в своей структуре большую степень неопределенности вида формы, длительности сигналов и их ансамблевых характеристик.

Целью изобретения является расширение функциональных возможностей устройства за счет формирования ансамбля параллельных дискретно-частотных сигналов.

Функциональная схема устройства представлена на чертеже.

Устройство содержит первый счетчик 1, формирователь 2 остатка, регистр 3, мультипликатор 4, блок 5 выдачи дискретно-частотных сигналов, второй счетчик 6, гтервый триггер 7, первую группу элементов И 8i-8m, вторую группу элементов И 9i - 9m. первую группу элементов ИЛИ 10i - 10m, первый блок 11 сумматоров по модулю два, третью группу элементов И 12i-12m, третий счетчик 13. второй триггер 14, вторую группу элементов ИЛИ 15i - 15m, первый шифратор 16, четвертый счетчик 17, элемент ИЛИ 18, пятый счетчик 19, четвертую группу элементов И 20i - 20щ, блок 21 памяти, пятую группу элементов И 22i - 22К, группу блоков 23i - 23к. шестую группу элементов H24i - 24. второй шифратор 25. второй блок 26 сумматоров по модулю два. седьмую группу элементов И 271 - 27n, регистр 28

00

ю о

СА Ю СО

А

сдвига, блок 29 установки начального состояния, первый элемент И 30. генератор 31 тактовых импульсов, третий триггер 32, шестой счетчик 33, второй элемент ИЛИ 34, четвертый триггер 35, второй элемент И 36, седьмой счетчик 37, соединенные между собой функционально.

Устройство работает следующим образом.

Первоначально счетчики 6,13,17,19.33, 37 находятся в нулевом состоянии, триггеры 7, 14 - в единичном, а триггеры 32, 35 - в нулевом.

Перед началом работы в мультипликатор 4 записывается двоичный код числа первообразного элемента $ соответствующего поля Галуа GF(Pi), код числа Pi элементов поля GF(Pi).

Подачей импульса Начало работы на первые входы мультипликатора 4 и блока 5 выдачи дискретно-частотных сигналов устройство включается в работу, на основании этого импульса блок 5 выдачи дискретно-частотных сигналов начинает выдавать тактовые импульсы по своему прямому первому выходу. На основании данных импульсов мультипликатор умножает0 на единицу, а по окончании умножения выдает по своему первому выходу импульс установки в исходное состояние на счетчик 1 и регистр 3 и затем каждый тактовый момент выдает в формирователь 2 код результата умножения. Формирователь 2 формирует остаток от числа по модулю PI и выдает результат в регистр 3. Последний выдает остаток по модулю на выходы мультипликатора 4. Этот остаток результата умножения единицы на б| по Модулю Pi и является первым элементом ai мультипликативной группы поля Галуа GF(P,).

Мультипликатор 4 выдает первый элемент ai на информационные входы блока 21 памяти через открытые элементы третьей группы, элементы ИЛИ 15i - 15m, открытые элементы И 81 - 8m первой группы и элементы ИЛИ 10i-10m. В то же время числа в двоичном коде поступают на первый вход блока 11 сумматоров по модулю два, на второй вход которого поступает код числа PI. В блоке 11 сумматоров по модулю два происходит поразрядное суммирование двоичных чисел без переноса, что соответствует вычитанию числа ап из PI.

Триггер 7 под воздействием импульса со счетчика б, который считает по модулю К1, где К1 - число тактов, необходимое для записи числа an в блок 21 памяти, переходит в нулевое состояние, запирает группу элементов И 8i - 8m и открывает группу элементов И 9i - 9m. Через открытую группу элементов И 9t - 9m и элементы ИЛИ 10i - 10m код числа а(Р| - 1)/2+п поступает на информационный вход блока 21 памяти.

Триггер 14 под воздействием импульса со счетчика 13, который считает по модулю К2, где К2 - число тактов, необходимое для записи an и а(Р) - 1)/2+п в блок 21 памяти

(К2 К1), переходит в нулевое состояние, запирает третью группу элементов И 12i - 12m и открывает четвертую группу элементов И 20i - 20m. Через открытую группу элементов И 20i - 20m, элементы ИЛИ

5 151 - 15m код числа а(Р|- 1)- п поступает на первый вход блока 11 сумматоров по модулю два, на второй вход которого поступает код числа PI.

В блоке 11 производится нахождение

0 кода числа а (р - 1) - п - (Р - 1)/2 - а(Р| - -1)/2 - п. После поразрядного суммирования по модулю два код числа а(Р - 1)/2 - п через открытые элементы И 9i - 9m второй группы, элементы ИЛИ 10i - 10m поступает

5 в блок 21 памяти.

По истечении КЗ тактов, где КЗ - число тактов, необходимое для нахождения и записи ап, а(Р| - 1)/2+п и а(Р| - 1)/2 - п элементов поля Галуа GF(P|), считчик 19 выработает

0 на своем выходе импульс, который через элемент ИЛИ 18 переводит триггер 7 в нулевое состояние. Тем самым код числа а(Р| - 1)- п начинает поступать на информационные входы блока 21 памяти через от5 крытые элементы И 20i - 20m, элементы ИЛИ 15i- 15m. элементы И 81-8m, элементы ИЛИ Юг- 10m. По истечении К4 такта, где К4 - число тактов, необходимое для нахождения и записи ап, a(pi- 1)/2+n, a(Pi - 1)/2-n,

0 a(Pi - 1) - n элементов поля GF(Pi), счетчик 17 переводит триггер 14 в начальное состояние. Сигнал Конец умножения с первого выхода мультипликатора 4 переводит счетчик 1 и регистр 3 в нулевое состояние. Далее

5 в мультипликаторе 4 на следующем этапе происходит умножение а 1 элемента поля Галуа на первообразный элемент ф . Таким образом повторяется указанный цикл операций и формируются последующие эле0

менты мультипликативной группы поля

GF(Pi). В результате на информационном входе блока 21 памяти появляется последовательность элементов Мультипликативной группы поля GF(P|).

5 Последовательность элементов мультипликативной группы базового сигнала хранится в блоке 21 памяти.

При необходимости считывания элементов одного из ансамбля сигналов на второй вход триггера 32 подается импульс со счетчика 17, который переводит триггер 32 в единичное состояние и открывает элемент И 30. Через открытый элемент И 30 поступают тактовые импульсы с генератора 31 тактовых импульсов на вход счетчика 33, который считает по модулю К5, где К5 - .число тактов, необходимое для образования 1024 элементов псевдослучайной последовательности регистром 28 сдвига (К5 h -К4),и поступают на все входы ячеек регистра 28 сдвига. Предварительно по импульсу Начало работы, поступающему на первые входы мультипликатора 4 и на вход блока29 установки начального состояния, с выхода блока 29 поступает импульс, устанавливающий в исходное состояние ячейки регистра 28 сдвига. Тактовые импульсы запуска, поступающие ка вторые входы седьмой группы элементов И 27i - 27П, открывают их. Через открытую группу элементов И 27i - 27П поступают двоичные символы с выходов т риггерных ячеек сдвигающего регистра 28 на входы сумматора 26 по модулю два. Сигнал с выхода сумматора 26 поступает на вход сдвига регистра 28 и устанавливает его в новое состояние.

Элементы псевдослучайной последовательности ai, нахождение кодов которых осуществляется в шифраторе 25 (алгоритм функционирования которого аналогичен алгоритму функционирования шифратора 16), с выходов триггеркых ячеек сдвигающего регистра 28 поступают на адресные входы блока 21 памяти.

Тактовые импульсы запуска, поступающие иа вторые входы 1 - К группы элементов И 22ч - 22К и на входи элемента ИЛИ 34, открывают пятую группу элементов И 221 - 22К, Через элемент ИЛИ 34 с входов 1 - К импульс запуска, поступая на первый вход триггера 35, переводит его в единичное состояние и открывает элемент И 36. Через открытый элемент И 36 поступают тактовые импульсы с генератора 31 тактовых импульсов на вход счетчика 37, который считает по модулю К 6, где К 6 - число тактов, необходимое для считывания из блока 21 памяти элементов базового дискретно-частотного сигнала, и поступают на вход разрешения считывания блока 21 памяти. Под действием тактовых импульсов происходит считывание из блока 21 памяти элементов базового дискретно-частотного сигнала по адресу, сформированному псевдослучайной последовательностью. Через открытые элементы И 22i-22K пятой группы элементы дискретно-частотного сигнала an, a(Pl - 1)/2 + п и a(Pi - 1)/2 - п поступают на информационные входы группы блоков

23i - 23ц памяти. Тактовые импульсы запуска, поступающие на первые входы 1 - К шестой группы элементов И 24i - 24К, открывают эти элементы. Через открытую

5 группу элементов И 24i - 24К с генератора 31 тактовых импульсов на входы разрешения считывания блоков 23i - 23К памяти поступают тактовые импульсы, под действием которых происходит считывание групп

0 элементов дискретно-частотного сигнала an, a(Pi - 1)/2 + п и а(Р| - 1)/2 - п, которые поступают на информационные входы блока 5 выдачи дискретно-частотных сигналов. По истечении К5 тактов, где К5 - число так5 тов, необходимое для образования 1024 элементов псевдослучайной последовательности регистров 28 сдвига, счетчик 33 переводит триггер 32 в начальное состояние. По истечении Кб тактов, где Кб - число

0 тактов, необходимое для считывания из блока 21 памяти элементов базового дискретно-частотного сигнала, счетчик 37 переводит триггер 35 в начальное состояние.

5 Последовательность параллельных двоичных кодов остатков поступает в блок 5, где происходит образование сложных сигналов в соответствии с информацией модуля PI.

0

Формула изобретения Устройство для формирования последовательностей дискретно-частотных сигналов, содержащее первый - пятый счетчики,

5 формирователь остатков, регистр, мультипликатор, блок выдачи дискретно-частотных сигналов, первый блок сумматоров по . модулю два, первый и второй триггеры, первую - четвертую группы элементов И, пер0 вую и вторую группы элементов ИЛИ, первый шифратор и первый элемент ИЛИ, причем выход окончания умножения мультипликатора соединен с входами обнуления регистра и первого счетчика, вход запуска

5 устройства соединен с входами запуска мультипликатора и блока выдачи дискретно- частотных сигналов, выход тактового сигнала которого соединен со счетными входами .первого и второго счетчиков л входами син0 хронизации регистра и мультипликатора, последовательный выход данных которого соединен с последовательным входом записи данных формирователя остатков, первый и второй параллельные входы записи дзн5 ных которого объединены соответственно с выходами данных первого счетчика и регистра, выход данных которого соединен с информационным входом мультипликатора, вход задания кода размерности поля Галуа

которого соединен с первым входом первого блока сумматоров по модулю два и является первым входом задания режима устройства, второй вход задания режима которого соединен с входом задания кода числа первообразного элемента поля Галуэ мультипликатора, выход данных формирователя остатков соединен с информационным входом регистра, разряду второго входа первого блока сумматоров по модулю два соединены с первыми входами элементов И первой группы, вторые входы которых соединены с прямым входом первого триггера, инверсный выход которого соединен с первыми входами элементов И второй группы, вторые входы которых соединены с разрядами выхода первого блока сумматоров по модулю два, выходы элементов И первой группы соединены с первыми входами элементов ИЛИ первой группы, вторые входы которых соединены с выходами элементов И второй группы, выходы элементов ИЛИ первой группы соединены с информационным входом блока выдачи дискретно-частотных сигналов, выход которого является выходом дискретно-частотногр сигнала устройства, выход переполнения второго счётчика соединен с входом сброса первого триггера, первый вход первого элемента ИЛИ соединен с входом обнуления первого счетчика а выход первого элемента ИЛИ соединен с входом установки в Г1 первого триггера, выход тактового сигнала блока выдачи дискретно-частотных сигналов соединен со счетными входами третьего четвертого и пятого счетчиков, выход переполнения которого соединен с вторым входом первого элемента ИЛИ, выход переполнения третьего счетчика соединен с входом сброса второго триггера, первый вход установки в 1 которого соединен с выходом переполнения четвертого счетчика, второй входустановки в Т второго триггера соединен с управляющим выходом мультипликатора, выход данных которого соединен с первыми входами элементов И третьей группы и входом первого шифратора, выход которого соединен с первыми входами элементов И четвертой группы, выходы элементов И третьей и четвертой групп соединены соответственно с первыми и вторыми входами элементов ИЛИ второй группы, выходы которых соединены с первыми входами элементов И первой группы, прямой выход второго триггера соединен с вторыми входами элементов И третьей группы, а инверсный - с вторыми входами элементов И четвертой группы, о т л и ч а ю- щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет формирования ансамбля параллельных дискретно-частотных сигналов, в него введены блок памяти, пятая, шестая и седьмая группы элементов И, группа блоков памяти, второй шифратор, второй блок

Сумматоров по модулю два, регистр сдвига, блок установки начального состояния, первый и второй элементы И, генератор тактовых импульсов, третий и четвертый триггеры, шестой и седьмой счетчики, вто.0 р рй элемент ИЛИ, причем информационные входы блока памяти соединены с выходами элементов ИЛИ первой группы, адресный вход блока памяти соединен с выходом второго шифратора, а вход разрешения считы5 ваши соединен с входом седьмого счетчика и выходом второго элемента И, первые входы элементов И пятой группы соединены с выходом блока памяти, а входа первой группы тактовых импульсов запуска устройства

0 соединены е вторыми входами элементов И пятой группы, выходы которых соединены с информационными входами блоков памяти группы, входы разрешения считывания которых соединены с выходами элементов И

5 шестой группы, а выходы блоков памяти . группы соединены с информационными входами блока выдачи дискретно-частотных сигналов, первый выход генератора тактовых импульсов соединен с первым входом

0 второго элемента И и первыми входами элементов И шестой группы, вторые входы которых соединены с входами второй группы тактовых импульсов запуска устройства, информационные входы второго шифратора

5 соединены с выходами регистра сдвига и первыми входами элементов И седьмой группы, вторые входы которых соединены с входами третьей группы тактовых импульсов запуска устройства, а выходы элементов

0 И седьмой группы соединены с входами второго блока сумматоров по модулю два, выход которого соединен с входом ; разрешения сдвига регистра сдвига, информационный вход которого соединен с выхо5 дом первого элемента И и счетным входом шестого счетчика, а установочный вход регистра сдвига соединен с выходом блока установки начального состояния, вход которого соединен с входом запуска устройства,.

0 второй выход генератора тактовых импульсов соединен с первым входом первого элемента И; второй вход которого соединен с выходом третьего триггера, вход установки в О которого соединен с выходом шестого

5 счетчика, а вход установки в Т третьего триггера соединен с выходом четвертого счетчика, входы второго элемента ИЛИ соединены с вторыми входами элементов И пятой группы, выход второго элемента ИЛИ соединен с входом установки в Г четвер:

того триггера, вход установки в О которого выход четвертого триггера соединен с вто- соединен с выходом седьмого счетчика, а рым входом второго элемента И.

Изобретение относится к вычислительной технике и может быть использовано в устройствах формирования последовательностей дискретно-частотных сигналов, несущих в своей структуре большую степень неопределенности вида формы, длительности сигналов и их ансамблевых характеристик. Целью изобретения является расширение функциональных возможностей устройства за счет формирования ансамбля параллельных дискретно-частотных сигналов. Устройство для формирования последовательностей дискретно-частотных сигналов содержит семь счетчиков, формирователь остатков, регистр, регистр сдвига, мультипликатор, блок выдачи дискретно-частотных сигналов, четыре триггера, два шифратора, два блока сумматоров по моду- лю-два, блок установки начального состояния, генератор тактовых импульсов, блок памяти, группу блоков памяти, семь групп элементов И, две группы элементов ИЛИ, два элемента И и два элемента ИЛИ, соединенные между собой функционально. 1 ил. ел с