со
Изобретение относится к области автоматики и вычислительной техники, а именно к устройствам извлечения квадратного корня из суммы квадратных двух величин и может быть использовано в аналогичных вычислительных машинах и устройствах автоматики при решении задач преобразования координат, определения модуля вектора, в частности оно может быть использовано в сейсмологии при обработке сигналов от многокомпонентных сейсмометров.
Целью изобретения является уменьшение погрешности преобразования.
Функциональная схема устройства представлена на чертеже.
Устройство содержит:
- блок выделения модуля 1 сигнала /Ux/, подключенный к входу устройства по сигналу Ux,
- блок выделения модуля 2 сигнала /Uy/, подключенный к входу устройства по сигналу Uy;
- блок селекции 3 максимального и минимального сигнала из /Ux/ и /Uy/, к двум входам которого подключены выходы блока выделения модулей 1 и 2;
- блок деления 4, к первому входу которого подключен первый выход блока селекции 3 по максимальному сигналу, ко второму входу второй выход блока селекции 5 по минимальному сигналу;
- управляемый делитель напряжения 5, к первому входу которого подключен выход блока селекции 3 по минимальному сигналу, а ко второму входу подключен выход блока деления 4;
- двухвходовый сумматор 6, который может быть построен на операционном усилителе 7с резистором 10 в цепи обратной связи, вход операционного усилителя 7 через резистор 8 соединен с выходом блока селекции 3 по максимальному сигналу, а через резистор 9 соединен с выходом делителя напряжения 5, второй вход операционного усилителя 7 заземлен.
Устройство работает следующим образом.
Блоки выделения модулей 1 и 2 выделяют модули /Ux/ и /Uy/ поступающих сигналов Ux и Uy, эти сигналы поступают каждый на свой вход блока селекции 3, который сравнивает эти сигналы и выделяет на первом выходе максимальный из этих двух сигналов, как, например, в приводимом примере - /Ux/ max, а на втором выходе - минимальный по амплитуде сигнал - /Uy/ mm в приводимом примере. Максимальный и минимальный сигналы поступают на соответствующие входы блока
0
5
0
деления А, с выхода которого напряжение, соответствующее отношению этих напряжений - К- ,. ;Х , поступает на управляюlUylmin
щий второй вход управляемого делителя напряжения 5, на первый вход которого поступает минимальный из выделенных сигна- лов - /Uy/min. С выхода управляемого делителя напряжения 5 сигнал /Uy/ min /К поступает на второй вход сумматора б, на его певый вход поступает напряжение максимальной величины с первого выхода блока Селекции 3 -/Ux/max. Сигналы /Ux/max И
/Uy/min/K суммируются с определенными коэффициентами, задаваемыми соотношением резисторов 8,9,10 на входе в обратной связи операционного усилителя 7.
Покажем, что сумма этих напряжений с определенным коэффициентом будет соответствовать корню квадратному из суммы квадратов входных напряжений Ux и Uy:
5
0
5
UX2+ Uy2
UWUx/max+ 3
(2)
Z Y Ux Г Uy .(1)
Запишем равенство
lUylmln
К
Где K /Ux/max/Uy/min.
Приравняем Uz и U z и определим коэффициенты К и а из этого уравнения.
Так как в уравнении (1) квадраты напряжений равны квадратам их модулей и для принятого примера /Ux/ /Uy/, то приравнивая равенства (1) и (2), примем и Uy /Uy/:
KUx+a --т VUx + Uy, откуда получим:
40
(V;K2+1-K) для
(3) И)
Коэффициент К меняется произвольно, так как напряжение Ux и Uy могут принимать различные значения, поэтому для простоты положим и из (4) определим коэффициент а:
,4142.
При таком значении коэффициентов К и а будет выполняться равенство
/
lUlmln
U V U2y /ll/max+ a K
(5)
Как видно в этом равенстве (5), в модулях напряжений /U/max и /U/min опущены индексы х и у, так как рассуждения, аналогичные вышеприведенным, могут быть проведены для случая, когда и блок селекции 3 выделяет максимальный и минимальный сигналы при любом соотношении амплитуд напряжений Ux и Uy,
ни.мзльный сигналы при любом соотношении амплитуд напряжений Ux и Uy.
Ниже приведена оценка погрешности вынисления корня квадратного из суммы квадратов напряжений Ux и Uy при выбранном а в функции коэффициента К.
Погрешность определения (5 значения напряжения U z получим из уравнения (3):
-К + 02-4142/К-11100%. (6) К 1 1
Из уравнения (6) определяем величину К, при которой погрешность d будет максимальна, для чего производную б1 Приравняем к нулю и получим КЭксгр
- т шн-1 5536Для КэкстР 1,5536. 5Экстр -1.48%.
На всем интервале изменения К от 1 до и от КэкстрДО00 погрешность будет изменяться от 0 до -1,48% и снова до 0.
Погрешность (.48% означает, что напряжение на выходе сумматора 6 Uz мфьше истинного значения Uz максимально в 1,0148 раза. Чтобы получить методическую погрешность определения Uz вдвое мбньше, т.е. 0.74%. достаточно увеличить выходной сигнал U z в 1,007 раза, при этом кривая погрешности в выражении (6) сместится вверх по оси ординат (в процентах) на 0,74%.
Такая коррекция выходного сигнала и установка коэффициента а осуществляется выбором сопротивления резисторов в обратной связи и на входе операционного усилителя 7:
- коэффициент передачи сумматора по первому входу с максимальным сигналом
Re
1,007;
- коэффициент передачи сумматора по второму входу с максимальным сигналом
R1° - 1.007-04-™
К2 Ж 04Т42-2 431Устройство в принципе позволяет получить методическую погрешность преобразования примерно на 30% меньше, чем в прототипе, то есть меньше 1 %. Но при оценке этой погрешности не учитывалась инст рументальная погрешность, которая в заявленном устройстве будет значительно ниже, чем в прототипе уже за счет того, что в заявленном - двухвходовый сумматор, а в прототипе - трехвходовый и в заявленном для обеспечения требуемой точности преобразования необходимо подбирать три резистора с определенным отношением их сопротивлений, а в прототипе необходимо
устанавливать такие соотношения между четырьмя резисторами в сумматоре и устанавливать требуемый коэффицнентделения на резисторах в делителе напряжения, что 5 будет вносить дополнительную погрешность.
В заявленном устройстве блок деления и управляемый делитель напряжения практически не внесут дополнительную инстру- ментальную погрешность, к ним не предъявляется требование обеспечения высокой точности - для обеспечения погрешности д 0,7% для этих блоков приемлема погрешность.работы 2%, что вполне осу- 5 ществимо при практической реализации.
Заявленное устройство имеет более широкие функциональные возможности по сравнению с известными аналогичными устройствами, оно позволяет определить так- 0 же отношение искомых сигналов, которое является одним из важных параметров при исследовании входных сигналов.
Устройство выполнено на стандартных известных, например в источнике 8, бло- 5 ках:
блоки выделения модулей 1.2
блок селекции
блок деления
управляемый делитель 0 напряжения
сумматор .
Формула изобретения Устройство для извлечения квадратного
5 корня из суммы квадратов двух величин, содержащее два блока выделения модуля, входы которых являются входами устройства, блок селекции максимального и минимального сигналов, сумматор, делитель
0 напряжения, выходы блоков выделения модуля соединены с соответствующими входами блока селекции максимального и минимального сигналов, первый выход которого соединен с первым входом суммато5 ра, отличающееся тем. что. в него введен блок деления, а делитель напряжения выполнен управляемым, причем первый и второй выходы блокаселекции максимального и минимального сигналов соединены
0 соответственно с первым и вторым входом
блока деления, второй выход блока селек
ции максимального и минимального сигна лов через управляемый делитель
напряжения соединен с вторым входом сум5 матора, выход которого является выходом устройства, а вход управления управляемого делителя напряжения подключен к выходу блока деления.
Устройство для извлечения квадратного корня из суммы квадратов двух величин предназначено для использования в аналоговых вычислительных машинах и устройства автоматики для решения задач преобразования координат и определения модуля, в частности в сейсмологии при обработке сигналов от многокомпонентных сейсмометров. Сущность изобретения: .устройство содержит два блока выделения модулей (1,2), блок селекции максимального и минимального сигнала (3), сумматор (6), блок деления (4), управляемый делитель напряжения (5), причем выходы блоков выделения модуля соединены с двумя входами блока селекции максимального и минимального сигналов, выходы последнего соединены: первый соединен с первым входом сумматора и с первым входом блока деления, второй соединен через управляемый делитель напряжения со. вторым входом сумматора и со вторым входом блока деления, выход которого соединен с управляющим входом управляемого делителя напряжения. 1 ил.
