АВТОМАТИЗИРОВАННЫЙ КОМПЕНСАТОР Советский патент 2014 года по МПК G01S7/36 

Предлагаемое изобретение относится к области радиолокации.

Оно может быть использовано в радиолокационных приемниках для защиты от помех.

Известно устройство для защиты РЛС от помех, содержащее схему формирования контрольного сигнала, линию задержки за период, сумматор, балансные усилители, фазовые детекторы и устройства памяти.

Такое устройство позволяет защищать РЛС от помех, однако оно имеет недостаток - слабое подавление широкополосных помех вследствие неидентичности амплитудно- и фазочастотных характеристик основного и вспомогательного каналов РЛС.

Также известен многоканальный компенсатор, содержащий основной канал и n компенсационных каналов, общий сумматор, причем каждый компенсационный канал содержит квадратурный модулятор, дополнительный квадратурный модулятор, квадратурный коррелятор, дополнительный квадратурный коррелятор, а также дифференциатор и интегратор, выходы которых соединены с дополнительным сумматором.

Известный компенсатор позволяет подавлять до n широкополосных помех, однако имеет недостаток: снижение эффективности подавления при количестве помех меньше n вследствие появления лишних степеней свободы системы автоматического регулирования компенсационных каналов.

Из известных устройств наиболее близким к заявляемому устройству является компенсатор помех, содержащий первый и второй сумматоры, два усилителя с регулируемым комплексным коэффициентом передачи, два коррелятора, дифференцирующий элемент, два интегратора, два регулируемых аттенюатора, два ограничителя, корреляционный обнаружитель и инвертор.

В таком устройстве возможно подавление как двух помех, так и одной широкополосной помехи. Это достигается тем, что в результате анализа нескомпенсированного остатка помех на выходе компенсатора помех корреляционным обнаружителем, в зависимости от помеховой обстановки при помощи регулируемых аттенюаторов на вход второго усилителя с регулируемым комплексным коэффициентом передачи подается либо второй вспомогательный сигнал компенсатора помех, увеличивая тем самым подавления второй помехи, либо специальным образом преобразованный в дифференцирующем элементе и интеграторе первый вспомогательный сигнал компенсатора помех, тем самым дополнительно подавляя остаток широкополосной помехи на выходе компенсатора помех.

Однако, известный компенсатор имеет недостаток: неидентичность амплитудно- и фазочастотных характеристик усилителей-ограничителей, цепей связи и корреляционного обнаружителя и характеристик аналогичных цепей второго коррелятора. Это приводит к ошибкам управления регулируемыми аттенюаторами, что снижает подавление помех таким устройством.

Кроме того, усилители-ограничители и корреляционный обнаружитель содержащий, как правило, квадратурный расщепитель, два фазовых детектора, устройство вычисления модуля и компаратор представляют в совокупности сложное устройство, ухудшающее массогабаритные характеристики и снижающее надежность компенсатора помех.

Таким образом, недостатком известного компенсатора является низкое подавление помех и малая надежность.

Целью предлагаемого изобретения является увеличение подавления помех при повышении надежности автоматического компенсатора.

Поставленная цель достигается тем, что в автоматический компенсатор, содержащий первый сумматор, первый вход и выход которого являются основным входом и выходом автоматического компенсатора, два усилителя с регулируемым комплексным коэффициентом передачи, выходы которых соединены с вторым и третьим входами первого сумматора, первый коррелятор, входы которого соединены с входом первого усилителя с регулируемым комплексным коэффициентом передачи и с выходом первого сумматора, а первый и второй выходы соединены с первым и вторым управляющими входами первого усилителя с регулируемым комплексным коэффициентом передачи, два устройства памяти и второй коррелятор, первый вход которого соединен с выходом первого сумматора, а первый и второй выходы через устройства памяти соединены с первым и вторым управляющими входами второго усилителя с комплексным коэффициентом передачи, причем управляющие входы устройств памяти объединены и являются управляющим входом автоматического компенсатора, второй сумматор, дифференцирующий элемент и первый интегратор, выходы которых соединены с входами второго сумматора, причем соединенные вход первого усилителя с регулируемым комплексным коэффициентом передачи, вход дифференцирующего элемента и вход первого интегратора являются первым вспомогательным входом автоматического компенсатора, два регулируемых аттенюатора, причем выход второго сумматора соединен с входом первого регулируемого аттенюатора, вход второго регулируемого аттенюатора являются вторым вспомогательным входом автоматического компенсатора, выходы первого и второго регулируемых аттенюаторов соединены с входом второго усилителя с регулируемым комплексным коэффициентом передачи, первый инвертор и второй интегратор, выход которого соединен через первый инвертор с управляющим входом первого регулируемого аттенюатора и с управляющим входом второго регулируемого аттенюатора введены три коммутатора, устройство вычисления модуля, второй инвертор, амплитудный детектор и компаратор, причем выходы первого и второго коммутаторов соединены с вторым входом второго коррелятора, вход первого коммутатора соединен с выходом второго сумматора, вход второго коммутатора соединен с входам второго усилителя с регулируемым комплексным коэффициентом передачи, управляющий вход автоматического компенсатора соединен через второй инвертор с управляющими входами первого и третьего коммутаторов и с управляющим входом второго коммутатора, первый и второй входы устройства вычисления модуля соединены с первым и вторым выходами второго коррелятора, выход устройства вычисления модуля соединен с первым входом компаратора, выход первого сумматора соединен через амплитудный детектор с вторым входом компаратора, выход компаратора соединен через третий коммутатор с входом второго интегратора.

Введенные первой и второй коммутаторы обеспечивают попеременное подключение на вход второго коррелятора либо выходного напряжения регулируемых аттенюаторов, либо преобразованного напряжения первого вспомогательного входа с выхода второго сумматора.

Третий коммутатор обеспечивает отключение выхода компаратора от цепи управления аттенюатора в паузах между управляющими импульсами, поступающими с управляющего входа автоматического компенсатора.

Устройство вычисления модуля обеспечивает преобразование двухполярных видеосигналов с первого и второго выходов второго коррелятора в однополярный видеосигнал пропорциональный сумме квадратов амплитуд этих видеосигналов.

Амплитудный детектор обеспечивает преобразование высокочастотного напряжения на выходе автоматического компенсатора в видеонапряжение порога компаратора.

Компаратор обеспечивает регистрацию превышения выходным напряжением устройства вычисления модуля напряжения порога и выдачи соответствующих напряжений превышения и не превышения порога.

В своей совокупности вое узлы предлагаемого автоматического компенсатора обеспечивают высокую точность регулирования управляемыми аттенюаторами, что увеличивает подавление помех, обеспечивают упрощение устройства и повышение его надежности.

Авторам не известны технические решения, имеющие признаки, совпадающие с отличительными признаками предложенного технического решения.

На чертеже представлена функциональная схема предлагаемого устройства.

Автоматический компенсатор содержит первый 1 и второй 2 сумматоры, первый 3 и второй 4 усилители с регулируемым комплексным коэффициентом передачи, первый 5 и второй 6 корреляторы, два устройства памяти 7, 8, дифференцирующий элемент 9, первый 10 и второй 11 интеграторы, первый 12 и второй 13 регулируемые аттенюаторы, первый 14 и второй 15 инверторы, устройство вычисления модуля 16, компаратор 17, амплитудный детектор 18, первый 19, второй 20 и третий 21 коммутаторы.

Коммутаторы 19, 20, 21 выполнены на микросхеме 564 КТ3 (четыре двунаправленных ключа для аналоговых и цифровых сигналов).

Второй инвертор 15 выполнен на микросхеме 155 ЛН1 (шесть элементов НЕ).

Компаратор 17 выполнен на микросхеме 597 СА2 (быстродействующий точный запоминающий компаратор).

Вычислитель модуля 16 выполнен по известной схеме (4).

Предлагаемый автоматический компенсатор работает следующим образом.

На основной вход автоматического компенсатора - первый вход первого сумматора 1 поступают полезные сигналы и помехи, на первый и второй вспомогательные входы автоматического компенсатора - преимущественно помехи.

Коэффициенты передачи усилителей 2 и с регулируемыми комплексными коэффициентами передачи регулируются таким образом, что в сумматоре 1 происходит вычитание коррелированных между собой помех с основного и вспомогательных входов.

Такое управление усилителями и 4 осуществляется напряжениями с выходов корреляторов 5 и 6. Сигналом ошибки для получения управляющих напряжений являются остатки помех на выходе сумматора 1, а опорными напряжениями - помехи с вспомогательных входов автоматического компенсатора.

Дифференцирующий элемент 9, первый интегратор 10 и второй сумматор 2 осуществляют преобразование помех первого вспомогательного входа таким образом, что спектр преобразованных помех соответствует по форме и фазовой структуре нескомпенсированному остатку широкополосной помехи на выходе первого сумматора 1. Это позволяет дополнительно компенсировать преобразованными помехами остаток широкополосной помехи на выходе первого сумматора 1 при помощи второго усилителя 4 с регулируемым комплексным коэффициентом передачи и второго коррелятора 6.

Первый 12 и второй 13 регулируемые аттенюаторы в зависимости от того, преобладает ли на выходе первого сумматора 1 нескомпенсированный остаток от одной широкополосной помехи или от двух помех, соответственно увеличивают на входе второго усилителя 4 с регулируемым комплексным коэффициентом передачи уровень либо преобразованных помех с первого вспомогательного входа, улучшая тем самым подавление широкополосной помехи, либо уровень помех с второго вспомогательного входа, обеспечивая подавление двух помех.

Режимами работы автоматического компенсатора управляют импульсы, поступающие на управляющий вход через интервалы превышающие длительность переходных процессов подавления помех. За время длительности управляющего импульса производится анализ нескомпенсированного остатка на выходе сумматора 1, оценка помеховой ситуации (одна широкополосная помеха или две помехи) и соответствующая перестройка управляющих аттенюаторов 12 и 13. За время паузы между управляющими импульсами происходит дальнейшее подавление помех в автоматическом компенсаторе при новых состояниях управляемых аттенюаторов 12 и 13.

При отсутствии на управляющем входе автоматического компенсатора управляющего импульса первый коммутатор 19 открыт, второй 20 и третий 21 коммутаторы закрыты, устройства памяти 7 и 8 работают в режиме трансляции входных сигналов. Уровень управляющего напряжения на выходе второго интегратора 11 и состояния управляющих аттенюаторов 12 и 13 соответствуют настройке за время предыдущего управляющего импульса. Цепь автоматического регулирования усилителей 5 и 6 с регулируемым комплексным коэффициентом передачи замкнута и в автоматическом компенсаторе идет переходной процесс подавления помех при данных состояниях управляемых аттенюаторов 12 и 13.

С приходом управляющего импульса коммутаторы 20 И 21 открываются, коммутатор 19 закрывается, устройства памяти 7 и 8 переходят в режим запоминания выходного напряжения и размыкают цепь автоматического регулирования усилителя 4 с регулируемым комплексным коэффициентом передачи. Таким образом, на время действия управляющего импульса комплексный коэффициент передачи усилителя 4 остается неизменным, а на опорный вход второго коррелятора 6 поступают не помехи с выходов управляемых аттенюаторов 12 и 13, а помехи с преобразованным спектром с выхода второго сумматора 2. Степень корреляции этих помех с нескомпенсированным остатком помех с выхода сумматора 1 указывает на характер этого остатка. Сильной корреляции соответствует нескомпенсированный остаток одной широкополосной помехи, слабой корреляции - нескомпенсированный остаток двух и более помех.

Для регистрации преобладания на выходе сумматора 1 нескомпенсированного остатка одной широкополосной помехи выходные квадратурные напряжения второго коррелятора 6 поступают на устройство вычисления модуля 16. С его выхода напряжение пропорциональное модулю взаимокорреляционной функции входных напряжений второго коррелятора 6 поступает на вход компаратора 17. Пороговое напряжение компаратора 17 пропорциональное уровню нескомпенсированного остатка помех получается путем детектирования выходного напряжения первого сумматора 1 в амплитудном детекторе 18.

Управляющее напряжение управляемых аттенюаторов 13 и 14 с выхода компаратора 17 за время длительности управляющего импульса сглаживается в втором интеграторе 11 и изменяет состояние управляемых аттенюаторов 12 и 13. По окончании управляющего импульса вновь замыкается цепь автоматического регулирования и начинается переходной процесс дополнительного подавления помех при новых состояниях управляемых аттенюаторов.

Установившееся значение регулирования управляемых аттенюаторов 12 и 13 соответствуют равенству двух рассматриваемых остатков помех.

Таким образом, в зависимости от помеховой обстановки предлагаемый автоматический компенсатор подавляет как одну широкополосную, так и две помехи. При этом в заявляемом устройстве не возникает ошибок связанных с неидентичностью цепей измерения корреляции помех в режиме настройки автокомпенсатора и в режиме регулирования управляемых аттенюаторов.

Техническая эффективность предлагаемого устройства заключается в увеличении подавления помех, действующих по боковым лепесткам диаграмм направленности РЛС. Для автоматического компенсатора с двумя вспомогательными входами выигрыш в подавлении составляет 2-3 дБ по сравнению с прототипом.

Экономическая эффективность применения предлагаемого автоматического компенсатора заключается в том, что для достижения такого же улучшения соотношения сигнал/активная помеха, например, путем повышения мощности передатчика, требуются гораздо большие затраты.

Литература

1. Авт. свид. СССР №432533.

Изобретение относится к области радиолокации. Достигаемый технический результат - улучшение качества подавления помех. Указанный результат достигается за счет того, что автоматический компенсатор содержит дифференцирующий элемент, первый сумматор, первый аттенюатор, первый усилитель с регулируемым комплексным коэффициентом передачи (УРККП), второй сумматор, второй УРККП, интегратор, второй аттенюатор, инвертор, второй интегратор, первый коррелятор, второй коррелятор, блоки памяти, амплитудный детектор, компаратор, первый коммутатор, второй инвертор, второй коммутатор, третий коммутатор. Перечисленные средства соединены между собой определенным образом. 1 ил.

Автоматический компенсатор, содержащий последовательно соединенные дифференцирующий элемент, вход которого является первым вспомогательным входом устройства, первый сумматор, первый аттенюатор, первый усилитель с регулируемым комплексным коэффициентом передачи (УРККП) и второй сумматор, между вторым входом которого и первым вспомогательным входом устройства включен второй УРККП, последовательно соединенные интегратор и второй аттенюатор, второй вход которого является вторым вспомогательным входом устройства, а выход соединен с выходом первого УРККП, между выходом интегратора и вторым входом первого аттенюатора включен инвертор, между вторым входом первого сумматора и входом дифференцирующего элемента включен второй интегратор, вход которого объединен с входом первого коррелятора, два выхода которого соединены с управляющими входами второго УРККП, второй коррелятор, выходы которого через соответствующие блоки памяти соединены с управляющими входами первого УРККП, при этом управляющие входы блоков памяти являются управляющим входом устройства, а третий вход второго сумматора - основным входом устройства, отличающийся тем, что, с целью улучшения качества подавления помех при повышении надежности, в него введены включенные между выходом второго сумматора и входом интегратора последовательно соединенные амплитудный детектор, компаратор и первый коммутатор, между управляющим входом устройства и входом второго коррелятора включены последовательно соединенные второй инвертор и второй коммутатор, второй вход которого соединен с выходом первого сумматора, между выходом второго аттенюатора и входом второго коррелятора включен третий коммутатор, выходы второго коррелятора подключены к входам блока вычисления модуля, выход которого соединен с вторым входом компаратора, управляющий вход устройства соединен со вторым входом третьего коммутатора, выход второго инвертора соединен со вторым входом первого коммутатора, выход второго сумматора соединен с вторыми входами первого и второго корреляторов.