ДВОИЧНЫЙ СЧЕТЧИК Советский патент 1967 года по МПК H03K23/64 G11C19/00 

Известны двоичные счетчики, содержащие регистры на триггерах. Предлагаемый счетчик отличается от известных тем, что содержит дополнительную цепочку сквозного переноса, состоящую из последовательно включенных схем И и ИЛИ. Выход схемы ИЛИ последующего разряда подключен ко входу схемы И предыдущего разряда. Второй вход схемы И соединен с выходом триггера, соответствующим его нулевому состоянию. Второй вход схемы ИЛИ через задержку и дифференцирующую цепочку подключен к выходу триггера, соответствующему единичному состоянию. Выход схемы ИЛИ первого разряда соединен с входом полусумматора, второй вход которого через линию задержки подключен к входу счетчика. Это обеспечивает обнаружение одиночных сбоев, возникающих при изменении состояния счетчика. На чертеже изображена логическая схема предлагаемого счетчика. Счетчик включает триггеры /, 2, 3, 4. При правильной работе счетчика только один из триггеров переходит из состояния О в состояние 1. Остальные триггеры переходят из состояния 1 в состояние 0. Следовательно, соответствующие им схемы совпадения И 5, 6, 7 открыты. Сигнал, продифференцированный одной из схем 8, соответствующей старшему по номеру из переброшенных триггеров, прой: , дет через одну из задержек 9 и дополнитель-.. ную цепочку сквозного переноса на полусумматор 10. Входной сигнал на пол сумматор поступает через согласующую задержку //. Если один из триггеров не перещел нз сосостояния О в состояние 1 или хотя бы один из триггеров с меньщим номером, чем номер любого из переброшенных триггеров, не перешел из состояния 1 в состояние О, то сигнал на полусумматор со стороны цепочки сквозного переноса не поступит. Появление сигнала на выходе полусумматора свидетельствует о неправильной работе счетчика. Предмет изобретения Двоичный счетчик со сквозным переносом, содержащий регистр на триггерах, отличающийся тем, что, с целью обнаружения одиночных сбоев, возникающих при изменении состояния счетчика, он содержит дополнительную цепочку сквозного переноса, состоящую из последовательно включенных схем И и ИЛИ, выход схемы ИЛИ последующего разряда подключен ко входу схемы И предыдущего разряда; второй вход схемы И соединен с выходом триггера, соответствующим его нулевому состоянию, а второй вход схемы ИЛИ

через задержку и дифференцирующую цепочку подключен к выходу триггера, соответствующего единичному состоянию, выход схемы

ИЛИ первого разряда соединен с входом полусумматора, второй вход которого через линию задержки подключен ко входу счетчика.