УСТРОЙСТВО для АВТОМАТИЧЕСКОЙ ПРОВЕРКИ ПРЕОБРАЗОВАТЕЛЕЙ «УГОЛ — КОД» Советский патент 1973 года по МПК H03M1/22 

1

Устройство для автоматической проверки преобразователей «угол - код относится к системам автоматики и вычислительной техники и может быть использовано при испытаниях, проверках и исследовании надежности преобразователей «угол - код.

Известное устройство для автоматической проверки преобразователей «угол - код по авт. св. № 225579 содержит п параллельно соединенных преобразователей, связанных с общиМ .приводом.

Известное устройство регистрирует любые ошибки преобразователей, в том числе неустойчивые (однократные) сбои и одиночные по.мехи. В то же время в процессе проверок преобразователей ставятся и такие задачи, как регистрация устойчивых сбоев, определение соотношения между числом одиночных сбоев и сбоев большей длительности и т. д.

Предлагаемое устройство позволяет periiстриравать только устойчивые сбои. Для этого в схему дополнительных триггСров включены элементы совпадения и два последовательно соединенных элемента задержки, причем дополнительные триггеры подключены к буферным триггерам, выходы одноименных дополнительных и буферных триггеров связаны с одним из элементов совпадения, подсоеиТ,иненным к соответствующему счетчику; цепочка элементов задерж1ки связана с вы.2

ходом .первого разряда распределителя, выход цепочки соединен с нулевыми входами буферных триггеров, выход первого элемента задержки подключен к нулевым входам дополнительных триггеров, а начало цепочки связано с элементами совпадения.

На чертеже показана функциональная схема предлагаемого устройства. Устройство содержит преобразователи J, 2,

3 (первый, второй, п и), механически соединенные с валом общего двигателя 4.

Генератор импульсов 5 связан с распределителем 6, выходы которого подключепы к соединенным параллельно входам всех разрядов преобразователей (исключая первые разряды). Первый разряд распределителя соединен с первым разрядом первого преобразователя и пороговой схемой «П 7. На второй вход схемы 7 подключен .первый выход первого преобразователя 1. выходам преобразователей 1, 2, 3 подключены основные пороговые схемы 8, 9, 10 п П, 12, 13 н дублирующие пороговые схемы 14, 15, 16 и 17, 18, 19. Кроме того, к донолнительным

входаМ пороговых схем 8, 9, 10 и 14, 15, 16 подведена линия от схемы 7. Выходы основных пороговых схем соединены со вхо.дами основных логических схем 20, 21, 22, выходы резервных пороговых схем-с дублирующими логическими схемами 23, 24, 25. Все логические схемы связаны с соответствующими схемами несовпадения 26, 27, 28. Связь осуществляется попарно, налример, схемы 20 и 25 соедргнены со схемой 26, схемы 21 и 23 - со схемой 27.

Каждая из схем несовпадения 26, 27, 28 связана с одним из буферных триггеров 29, 30 и 31, выходы которых через дифференцирующие цели 32, 33, 34 подключены к дояолнительным триггерам 35, 36, 37 соответственно, а выходы последних через элементы совпадения 38, 39, 40 связаны с одним из счетчиков 41, 42, 43. Кфоме того, к элементам совпадения 38, 39, 40 подключены выходы буферных триггеров 29, 30, 31 соответственно.

Последовательная цепочка элементов задержки 44 и 45 соединяет выход -первого разряда распределителя 6 с нулевьши входами буферных триггеров 29, 30, 31. Начало цепочки связано с элементами совладения 38, 39, 40, а выход первого элемента задержки 44 подключен к нулевым входам дололнительных триггеров 35, 36, 37.

Устройство работает следующим образом. На каждый из разрядов всех преобразователей /, 2, 3 поступают лоследовательно импульсы от общего распределителя 6. Нродвижение импульсов в распределителе осуществляется генератором 5.

Пороговые схемы 8-19 срабатывают каждый раз, когда выходное налряжение соответствующего преоб1разователя превышает единичный уровень. Сигналы, проводимые через пороговые схемы, анализируются логическими схемами 20-25, назначение которых- преобразование У-кода в двоичный код. Выходные импульсы каждой соседней пары логических схем принимаются соответствующей схемой несовпадения, например, схема 26 связана со схемой 20 и 25.

Сбоем считают несовладение выходных сигналов любой пары логических схем в данный момент времени. Все преобразователи работают синхронно с одинаковой начальной установкой, поэтому сигнал на выходе схемы несовпадения указывает на наличие сбоя у одного из пары лрео бразователей.

Правильность работы cxeai несовпадения требует полной идентичности кодовых комбинаций на выходе логических схем, для чего необходимо устранить неоднозначность считывания первого разряда любого из преобразователей по отношению к другим (неоднозначность остальных разрядов устраняется логической схемой). В противном случае кодовые комбинации цреойразователей могут различаться на единицу .младшего разряда.

С этой целью распределитель олрашиваст первый разряд только одного (первого) из испытываемых преобразователей. При этом в качестве выходных сигналов, соответствующих лервым разряда всех остальных преобразователей, прини.мается сигнал с первого выхода выбранного преобразователя. Этот сигнал лоступает на дополнительные входы

пороговых €хе:м, связанных с первыми выходами преобразователей.

Но так как код преобразователя считывается последовательно необходимо, чтобы связь между первым выходом первого преобразователя и входами указанных схем осуществлялась только на первом такте работы распределителя. Этим требованиям удовлетворяет включение в устройство схемы «И 7. На ее управляющий вход поступает тактовый импульс от первого разряда распределителя, на пороговый вход-сигналы с первого выхода первого преобразователя. Схема 7 срабатывает лишь iB том случае, если результат считывания первого разряда соответствует «1. Сигналы других разрядов срабатывания вызвать не могут.

Известно, что при преобразовании l--кода в двоичный код обой в одном из разрядов преобразователя может повлечь за собой сбои и других разрядов. По этой лричине за один цикл олроса лреобгразователя практически невозможно (без неоправданного усложнения схемы) различать независимые сбои, т. е. сб:ОИ, во1з«И1К,и1,ие в различных р азрядах преобразователя независимо друг от друга, и сбои зависимые, вызванные сбоЯМИ в предыдущих раарзддах. (Му любое коли1чество сбоев каждой пары преобразоваггелей,, отмеченных за один цикл олроса, фиксируется как сбой этой парьг.

Фиксация обоев за один цикл опроса производится буферньим триггером, например тригге|ром 29, а фиксацию сбоев каждой пары преобразователей за длительное время осуществляют счетчики 41, 42, 43.

Перед регистрацией сбоев в счетчиках производится анализ их устойчишости-, который основан на запоминании и сравнении результатов двух соседаШХ циклов опроса.

Буферные триггеры 29, 30, 31 запоминают результаты контроля преобразователей на данном цикле oinpoca, доиолнительные триггеры 35, 36, 37 хранят результаты предыдущего цикла контроля.

Сравнение состояний одношмецпьи триггеров буферной и донолнительной групп прсизвсаится э.тсмента-ми совпадения 38, 39, 40 на первом такте каждого цикла онроса, и, к соответствующий счетчика 41, 42, 43 пропуск а етс.я сигнал сбоя то,лько в там случае, если сбой зафиксирован не менее, чем на двух ц 11клах контроля нодряд.

rioc;ie сра;внени1Я производПТся перенос информации из буферпых триггеров в дополни.тельные, в результате чего трИ1ггерЫ готовы к регистр аЦ|Ни результатов очередного цикла контроля. С этой целью на том Лхе nepBOiM такте, по с некоторой заде1ржкой, осутцествлис-мо элементом 44 и онредел я е МО и временем срабатываНИ;я элементов совпадения, производится предварительный сброс дополнительных триггеров в состОЯиие «О. Тот же П1М1пульс, но задержаннын элементом 45 на время срабатывания