ЦИФРОВОЙ ДЕЛИТЕЛЬ ЧАСТОТЫ Советский патент 1968 года по МПК H03K23/58 

Изобретение относится к области электроизмерительной техники и может быть применено для цифрового деления частоты.

В известном цифровом делителе частоты, содержащем формирователи импульсов, счетные декады, выполненные в виде двоично-пятиричного кольцевого счетчика на одном пятистабильном устройстве и одном бистабильном триггере, логические схемы, коммутирующие переключатели и собирательную схему «ИЛИ», коэффициент деления устанавливается с шагом в единицу, что не позволяет непосредственно с помощью переключателей устанавливать значение требуемой выходной частоты и обусловливает повышенные требования к разрешающей способности счетных декад.

Предложенное устройство отличается от известного тем, что выходы каждой счетной декады подсоединены через оптимально-распределяющие цели к входным платам коммутирующего переключателя, выходы которого объединены в две группы и подключены к импульсным входам импульсно-потенциальных вентилей, а управляемые входы вентилей соединены с выходом бистабильного триггера счетной декады, входом подключенного к выходу пятистабильного устройства.

Такое выполнение устройства позволяет расширить диапазон его работы и повысить равномерность распределения выходных импульсов во временном интервале.

Блок-схема описываемого цифрового делителя частоты представлена на чертеже.

Цифровой делитель частоты состоит из входного формирователя 1 импульсов, счетных декад 2, каждая из которых содержит одностабильные элементы 3-7 пятистабильного устройства 8, бистабильный триггер 9, схему «ИЛИ» 10, коммутирующих переключателей 11, вентилей 12 и 13, собирательной схемы «ИЛИ» 14 и выходного формирователя 15 импульсов.

Цифровой делитель частоты работает следующим образом.

Перед приходом на счетный вход первой счетной декады 2 первого импульса, сформированного из напряжения измеряемой частоты, на вход одностабильных элементов 3 пятистабильных устройств 8 всех декад поступает импульс сброса. Вследствие этого элемент 3 открывается и закрывает все остальные элементы. После прихода первого входного импульса на счетный вход элемент 4 открыт, а все остальные закрыты. Перепады выходных напряжений элементов дифференцируются и подаются на коммутирующий переключатель. Когда на счетный вход приходит пятый входной импульс, с выхода элемента 7 на счетный вход бистабильного триггера 9 поступает перебрасывающий импульс. Выходное напряжение бистабильного триггера 9 указывает на то, какой раз производится подсчет следующих пяти импульсов.

Одновременно открывается элемент 3 и с приходом шестого входного импульса на выходе элемента 3 вновь появляется импульс. После десятого входного импульса с элемента 7 на счетный вход бистабильного триггера 9 поступает импульс, указывающий на то, что следующие пять входных импульсов будут подсчитываться впервые. Десятый импульс проходит на счетный вход второй декады.

При появлении импульса на выходе элемента 3 второй декады осуществляется пересчет на десять. Одновременно открывается элемент 3 первой декады. Далее схема работает аналогично, производя пересчет импульсов по кольцу.

Выходные напряжения бистабильного триггера 9 последовательно отпирают два вентиля, к которым собираются импульсы с первой и второй групп выходов коммутирующего переключателя, соответствующих первому и второму обходу пятиричной части счетной декады десятью входными импульсами. Прошедшие через вентили 12 и 13 импульсы поступают на собирательную схему «ИЛИ» 14, а выходные импульсы собирательной схемы «ИЛИ» 14 - на вход выходного формирователя 15 импульсов. Среднее значение частоты импульсов на выходе формирователя 15 соответствует числу, набранному на коммутирующем переключателе 11.

Цифровой делитель частоты, содержащий формирователи импульсов, счетные декады, выполненные в виде двоично-пятиричного кольцевого счетчика на одном пятистабильном устройстве и одном бистабильном триггере, логические схемы, коммутирующие переключатели и собирательную схему «ИЛИ», отличающийся тем, что, с целью расширения диапазона работы цифрового делителя частоты и повышения равномерности распределения выходных импульсов во временном интервале, выходы каждой счетной декады подключены через оптимально-распределяющие цепи к входным платам коммутирующего переключателя, выходы которого объединены в две группы и подключены к импульсным входам импульсно-потенциальных вентилей, управляемые входы которых подключены к выходу бистабильного триггера счетной декады, входом подключенного к выходу пятистабильного устройства.