ДВУХТАКТНЫЙ ДВОИЧНЫЙ СЧЕТЧИК Советский патент 1969 года по МПК H03K23/42 

Известны двухтактные двоичные счетчики, в которых отсутствует последовательное распределение переноса, выполненные на потенциальных логических схемах, основных и вспомогательных триггерах.

Предложенный счетчик отличается от известных устройств тем, что в нем на каждую пару основных триггеров использован один вспомогательный триггер, выход которого подсоединен ко входам пары основных триггеров через логические схемы управления переносом единицы между основными триггерами, а выходы основных триггеров подключены ко входу вспомогательного триггера через логические схемы управления состоянием вспомогательного триггера в зависимости от состояния двух основных; вход цепи переноса единицы связан с выходами второго основного и вспомогательного триггеров предыдущей пары разрядов, а выход цепи переноса единицы подсоединен к логическим схемам управления первым основным триггером следующей пары разрядов.

Такое соединение элементов позволяет значительно сократить оборудование и повысить быстродействие счетчика. В счетчике отсутствует последовательное распределение единиц переноса.

На фиг. 1 приведена функциональная схема двух разрядов счетчика; на фиг. 2 блок-схема счетчика с параллельным переносом: а) первый вариант, б) второй вариант.

Описываемая функциональная схема двух разрядов счетчика (фиг. 1) состоит из двух основных триггеров Тг-Y₁, Тг-Υ₂ и одного вспомогательного триггера Тг-X.

Выходы Х₁-Х₁ вспомогательного триггера подсоединены ко входам пары основных триггеров через логические диодные схемы (Cn 3, и Cn 4), размещенные в верхней части схемы, предназначенные для управления переносом единицы между основными триггерами. Выходы основных триггеров подсоединены ко входу вспомогательного триггера через логические диодные схемы (Cn 3, размещенные в нижней части схемы), предназначенные для изменения состояния вспомогательного триггера по состоянию двух основных триггеров, перед каждым очередным переносом единицы в основных триггерах.

На фиг. 1 размещены диодные логические схемы Cn 2, предназначенные для записи начального числа в счетчик.

Схема работает следующим образом: перед началом счета импульсом «Сброс» в «0» триггеры Тг-Υ₁, Υг-Υ₂, Тг-Х₁ устанавливаются в состояние «0». Счетчик начинает счет с приходом двухтактной серии управляющих импульсов - основной n_р и вспомогательной n_в.

Основная серия управляющих импульсов n_р представляет собой счетные импульсы.

Вспомогательная серия управляющих импульсов вырабатывается из счетных импульсов n_р путем сдвига их по времени с помощью линии задержки. Таким образом, на каждый счетный импульс n_р на схему приходит один вспомогательный импульс n_в, той же длительности, что и n_р, сдвинутый по времени относительно n_р на величину длительности счетного импульса.

Состояния триггеров двух разрядов счетчика на каждый импульс приведены в таблице.

В таблице выделены состояния двух триггеров, по которым диодные логические схемы вырабатывают импульс, изменяющий состояние третьего триггера.

Из таблицы видно, что состояния основных триггеров по концу вспомогательного импульса соответствуют двоичному представлению счетных импульсов, что вспомогательный триггер Тг-X₁ изменяет состояние по состоянию двух основных триггеров перед каждым очередным переносом единицы в основных триггерах.

В описываемой схеме на каждый импульс срабатывает одна схема совпадения, управляющая установкой соответствующего триггера в состояние «0» или «1», чем обеспечивается высокая надежность работы счетчика.

На фиг. 2 показано соединение описанных парных разрядов счетчика между собой.

Логические диодные схемы и инверторы, изображенные на фиг. 2, представляют собой цепи переноса единицы между парами разрядов. В первом варианте схемы вход цепи переноса подсоединен к выходам второго основного и вспомогательного триггера предыдущей пары разрядов, а выход цепи переноса единицы подсоединен к логическим схемам (вход П, фиг. 1), предназначенные для управления первым основным триггером следующей пары разрядов.

Цепь переноса выдает на выходе разрешающий уровень (-6, -3) при состоянии триггера Тг-Х₂ в «1» и триггера Тг-X₁ в «0» (смотри таблицу). Указанные триггеры принимают эти состояния по третьему вспомогательному импульсу предыдущего счетного импульса перед переносом. Таким образом, до переноса единицы в следующую пару разрядов счетчика цепь переноса оказывается подготовленной и по основному такту (четвертый рабочий) четвертого счетного импульса происходит перенос единицы в следующую пару разрядов, чем обеспечивается параллельный перенос единицы в счетчике, а следовательно, и высокое быстродействие.

Во втором варианте схемы (фиг. 2) цепь переноса вырабатывает импульс переноса по основному такту, который подается на шину n_р следующей пары разрядов. В этом случае импульс переноса задерживается инверторами цепи переноса, что должно быть учтено разносом по времени импульсов между собой.

Разнос по времени управляющих импульсов рассчитывается по формуле

где t_p - разнос по времени импульсов,

t₃ - время задержки инвертора цепи переноса,

n - число разрядов счетчика.

При втором варианте соединения пар разрядов в счетчик быстродействие схемы снижается, но экономится четыре диода в каждой паре разрядов, т.к. отпадает необходимость иметь вход П. Такое соединение пар разрядов может быть рекомендовано в тех случаях, когда не нужна повышенная скорость работы счетчика.

Запись начального числа в счетчик производится по команде «запись Υ_нач», которая подается на схемы совпадения (Cn, 2) и в зависимости от кода Y₁, Υ₂ устанавливает триггеры Тг-Y₁, Тг-Υ₂, Тг-X₁ в состояние «1» (фиг. 1). Кроме того, команда «запись Υ_нач» подается через линию задержки на вход n_в, в результате чего вспомогательный триггер изменяет состояние через логические диодные схемы.

Двухтактный двоичный счетчик, выполненный на потенциальных логических схемах, основных и вспомогательных триггерах, отличающийся тем, что, с целью увеличения надежности и повышения быстродействия, в нем на каждую пару основных триггеров использован один вспомогательный триггер, выход которого подсоединен ко входам пары основных триггеров через логические схемы управления.переносом единицы между основными триггерами, а выходы основных триггеров подключены ко входу вспомогательного триггера через логические схемы управления состоянием вспомогательного триггера в зависимости от состояния двух основных; вход цепи переноса единицы связан с выходами второго основного и вспомогательного триггеров предыдущей пары разрядов, а выход цепи переноса единицы подсоединен к логическим схемам управления первым основным триггером следующей пары разрядов.