УСТРОЙСТВО для ИНТЕГРИРОВАНИЯ ФУНКЦИЙ в ДВОИЧНО-ДЕСЯТИЧНОМ ЦИКЛИЧЕСКОМ КОДЕ Советский патент 1967 года по МПК H03M7/04 

Известны устройства для интегрирования функций в двоично-десятичном циклическом коде, содержащие регистр функции, счетчик интеграла, преобразователь кода функции в унитарный со вспомогательным триггером и вентилем, схемы -определения четности, дифференцирующие цепочки и усилители.

Предложенное устройство отличается от известных тем, что нулевая шина триггера старщего разряда через дифференцирующую цепочку и усилитель соединена с шиной опроса и счетным входом вспомогательного триггера, нулевая шина которого подключена ко входу схемы определения четности, соединенной через вентиль со входом триггера четности счетчика преобразователя.

Это позволило упростить схему за счет использования для управления счетчиком преобразователя обратного кода.

Схема устройства приведена на чертеже.

Интегратор осуществляет интегрирование по методу прямоугольников и использует промежуточное представление функции число-импульсным кодом. Интегратор состоит из регистра / подынтегральной функции, счетчика интеграла 2, преобразователя кода подынтегральной функции в число-имлульсный, содержащего счетчик 3, работающий в коде функции, вспомогательный триггер 4, вентиль 5.

Входы вентиля 5 и счетчика 3 преобразователя соединены с шиной 6 тактовых импульсов.

Интегрирование ведет-ся в два такта. Вначале в счетчик преобразователя 3 вводится прямой код интегрируемой функции (вспомогательный такт) и им отрабатывается времен)юй интервал М (т-г/,-)т, заканчивающийся при появлении имлульса переполнения. По окончании вспомогательного такта в -счетчик 5 вводится дополнительный код функции и счетчик отсчитывает у импульсов, пропускаемых открытым в это время вентилем 5 преобразователя на счетчик интеграла 2. Окончание рабочего такта (A4 i т) означает и окончание шага интегрирования ( + М-2 тг, где m в случае десятичного кода равно 10). Так как в счетчик интеграла 2 лередается значение функции в некоторой точке внутри шага интегрирования, то точность интегрирования при этом несколько повышается, т. к. реализуется метод, близкий к методу средних прямоугольников.

Дополнительный код образуется из обратного прибавлением единицы, что при работе с циклическими «одами вызывает значительные трудности. Вместо того, чтобы прибавлять единицу к обратному коду, можно эту единицу недосчитывать при отработке обратного кода счетчиком преобразователя 3, т. е. выходным импульсом €четчика считать не десятый, а девятый входной имнульс, чем будет обеспечена возможность применения в интеграторе обратного кода вместо дополнительного. Для упрощения схемы интегратора в целом подынтегральную функцию целесообразно кодировать двоично-десятичным самодополняющимся кодом, -причем таким, который позволяет легко фиксировать цифру девять и обеспочивает простую схему счетчика. Счетчик 5 построен по принципу построения счетчиков для циклических кодов со вспомогательным триггером четности Зо- Так как счетчик в преобразователе интегратора предназначен для отработки требуемых временных интервалов, то индикация старшего разряда тетрады не нужна: число однозначно определяется по положению трех -разрядных триггеров и триггера четности 3 тетрады. Импульсные входы вентилей 7 а 8, связанных по управляющему входу соответственно с единичной и нулевой выходными шинами триггера четности о, объединены и подсоединены к шине тактовых импульсов 6. Выход вентиля 7 связан со счетным входом триггера 3i и нулевым триггера За; выход вентиля 8 связан с импульсными входами вентилей 9 и 10 управляемых соответственно с нулевой и единичной шин триггера З. Выход вентиля 10 соединен со счетным входом триггера 3, а выход вентиля 9 - с импульсным входом вентиля //, управляемого от нулевого выхода триггера 3-2 и своим выходом подключенного ко счетному входу триггера Зз. При переходе триггера з в нулевое состояние, происходящем .при достижении счетчиком состояния, соответствующего девяти сосчитанным импульсам 5i и 52 в О, Зо и Зз переходят в О, на шине 12 .появляется сигнал, который дифференцируется и усиливается ячейками 13 и 14. Этот сигнал фиксирует окончание счета; подача тактовых импульсов прекращается. Для правильной установки счетчика 3 необходимо, помимо основного кода, передавать в счетчик имлульс, характеризующий четность вводимого в счетчик числа, необходимый для установки триггера четности 5о. Четному числу соответствует четная сумма единиц (5 0 при сложении по модулю 2), если число в предыдущей декаде четное, и нечетная (), если число в предыдущей декаде нечетное (перед самым старшим разрядом всегда подразумевается нуль-число четное ). Логическая схема определения четности 15 лронзводит суммирование но модулю числа единиц в коде каждого разряда интегрируемой функции схемами 16, выполняющими функцию «несоответствия. Входы двух схем несоответствия /5i и 16 подсоединены к выходам ячеек регистра 1 попарно, а их выходы - ко входам схемы несоответствия 16з. Для введения поправки на четность содержимого предыдущей декады введена дополнительная схема несоответствия 17, один вход .которой соединен с выходом схемы 16з, а второй - с выходом ячейки несоответствия 17 предыдущей декады (шина 18). Образование обратного кода достигается инвертированием содержимого старщего разряда тетрады. Для этого вводится дополнительная схема несоответствия 19. Входы схемы 19 подключаются к выходу схемы несоответствия 17 блока 15 и к нулевой выходной шине 20 вспомогательного триггера 4. Выход схемы несоответствия 19 через вентиль 21 (при потенциальных схемах несоответствия) или непосредственно (при импульсных) подключается к нулевому входу триггера 3оРассмотрим работу интегратора на конкретном нримере. Допустим, что значение функции в приведенном на чертеже разряде интегратора равно четырем, причем в старшей декаде число нечетное. Тогда в ячейках регистра 1 будет запасено 1110. При пуске сначала производится сброс, так что триггер 4 и триггеры счетчика 5i-5з установятся в «О, а триггер 3о - в «1. После этого будет произведен опрос вентилей 22, 23 и 24, связанных с ячейками регистра / и вентиля 21. При опросе триггеры 3-2 и Зз перейдут в «1, триггер 3i останется в «О. На выходе схемы несоответствия 16з будет сигнал, а так как впереди декада нечетная, то на шине 18 также будет сигнал, что приведет к отсутствию сигнала на выходе схемы 17 и появлению сигнала на выходе схемы 19 (триггер 4 в 0). Поэтому при опросе логической схемы вентиль 21 будет открыт и опросным импульсом триггер Зо будет установлен в положение О, что соответствует вводу прямого кода числа четыре в счетчик преобразователя 3 и началу вспомогательного такта. После поступления пяти тактовых импульсов счетчик 3 перейдет в положение, соответствующее девяти сосчитанным импульсам, триггер з перейдет в О, на его нулевой выходной шине появится сигнал, который после дифференцирования и усиления ячейки 13 опрокинет триггер 4 в произведетповторной опрос; триггеры счетчика установятся в такое же положение, как и при первом опросе, а триггер 5о останется в «1, т. к. на шине 20, а, следовательно, и на выходе 19 сигнала не будет, и вентиль 21 будет заперт. Это соответствует установке счетчика .на число 5, т. е. введению обратного кода значения-функции и началу рабочего такта. Четыре тактовых импульса, необходимы-х теперь для заполнения счетчика 3, через открытый вентиль 5 поступят на связанную с ним ячейку счетчика интеграла 2. Таким образом, за щаг интегрирования, равный длительности следования девяти импульсов тактовой частоты, на вход счетчика интеграла 2 поступает число импульсов, равное значению функции в момент начала рабочего такта.