МАТРИЦА ЗАПОМИНАЮЩЕГО УСТРОЙСТВА Советский патент 1970 года по МПК G11C5/02 

Известна матрица запсминаюпдего устройства, содержащая магнитные элементы, прошитые числовыми и разрядными шинами, причем разрядные шины подключены через мостовую схему к усилителю чтения и к усилителю записи.

Для уничтожения помех от разрядного тока в такой матрице требуется равенство импедансов секций обмотки, что црактически достигнуть очень трудно.

Описываемая матрица запоминающего устройства отличается тем, что, с целью увеличения отношения сигнал/помеха на входе усилителя чтения, токовыравнивающий трансформатор мостовой схемы содержит третью обмотку, подключенную к ключу, обеснечивающему замыкание ее в такте считывания, а вход усилителя чтения подключен к цепям связи двух первичных обмоток трансформатора с токозадающими резисторами мостовой схемы.

Матрица запоминающего устройства изображена на чертеже.

Она содержит магнитные элементы, прощитые числовыми и разрядными шинами. На чертеже для простоты показаны только разрядные шины / и 2. Она также содержит токозадающие резисторы и 4, трехобмоточный токовыравнивающий трансформатор 5,

обмотки 6 и 7 которого включены встречно, а третья обмотка 8 трансформатора содинена с нормально разомкнутым ключом 9. Выходы W и 11 обмоток чтения подключены к двум первичным обмоткам 6, 7 трансформатора 5. Питание схемы осущес1вляется через клеммы 12 и 13. Полезный сигнал 14 может быть наведен в любой из ДВУХ параллельных ветвей 13, 1, 14, 6, 3, 12 и 13, 2, 7, 4, П, которые совместно с выходами 10 nil образуют мостовую схему. Этот сигнал поступает на усилитель чтения 15.

Во время действия разрядного тока ключ 9 разомкнут и токи в разрядных шинах / и 2 равны. При этом, если токозадающие резисторы 3, 4 равны между собой, то даже при неравенстве импедансов разрядных шин / и 2 напряжение на выходах 10, П останется равным нулю. Во время действпя полезного сигнала 14 чтения нагрузкой для .него служит последовательное соединение токозадающих резнеторов 3 ii 4, а внутреннее сопротивление источника складывается из последовательного соединения импедансов разрядных шин п согласно включенных обмоток 6 и 7 токовыравнивающего трансформатора 5 и намного превышает последовательное соединение токозадающих резисторов 3 и 4. При зa iкнyтoм ключе 9 сопротивление обмоток 6 { 7 трансформатора 5 делается равным нулю и на выходы обмотки чтения проходит сигнал 14, пропорциональный полезному сигналу чтения. Нормальное состояние матрицы таково: ключ 9 разомкнут на все время цикла работы, кроме интервала времени, удобного для выделения сигнала 14 чтения, во время которого ключ 9 замкнут. Тогда на выходах 10 и // на протяжении всего времени напряжение равно нулю и лишь во время чтения при замыкании ключа 9 в нужном интервале времени появляется сигнал ггeния. Таким образом, на выходах обмоток чтения отсутствуют на протяжении наибольшей части цикла работы И действует стробируемый в нужном интервале времени короткий сигнал чтения.

Предмет изобретения

Матрица запоминающего устройства, содержащая магнитные элементы, прошитые числовьши и разрядными шинами, причем разрядные шины подключены через мостовую схему к усилителю чтения и к усилителю записи, отличающаяся тем, что, с целью увеличения отношения сигнал/помеха на входе усилителя

чтения, токовыравнивающий трансформатор мостовой схемы содержит третью обмотку, подключенную к ключу, обеспечивающему замыкание ее в такте считы-гг/тип. а вход усилителя чтения подключен к цепям связи двух

первичных обмоток трансформатора с токозадающиМИ резистора.ми мостовой схемы.