ВСЕСОЮЗНАЯ IИнститут автоматики и электрометрии СО АН СССР Советский патент 1971 года по МПК G06G7/19 G06G7/52 

Предлагаемое изобретеиие относится к области измерительной и вычислительной техиики и предназначено для вычисления корреляционных функций случайиых сигналов, представленных в виде непрерывных напряжений и поступающих на вход коррелятора Непосредственно от исследуемых объектов.

Известны электромеханические корреляторы, в которых одии из входов подключен к схеме умиожеиия, ко второму входу KOTOpoii Подключеиа ячейка памяти значений некоррелированных выборок одного из сигналов, выход схемы умножения через коммутатор соединен с блоком интегрирования с регистрнруюпдим устройством коммутатор соединен с генератором тактовых импульсов.

Педостатками подобных корреляторов являются низкое быстродействие и малая широкополосность, вследствие чего эти корреляторы имеют ограниченную область применения, несмотря на их чрезвычайную простоту и надежность.

Предлагаемый коррелятор отличается тем, что, с целью расишрення его частотного диапазона, к выходу квантователя подключен вход промежуточного запоминающего устройства, выход которого соединен с одним из входов умножителя, а тактовая шина промежуточного запоминающего устройства через схему «ИЛР1 и два ключа подключена к выходам

разных тактовых генераторов; управляющие входы ключей соедпнены с выходами триггера управления, входы которого иодключены к выходу промежуточного запоминающего устройства и к последнему выходу коммутатора. Кроме того, для расширения полосы частот коррелятора управляющий вход одного из ключей соединен через переключатель с выходом генератора тактовых имиульсов с последовательно уменьшающейся частотой следования.

Эти отличия позволяют использовать коррелятор для оперативного анализа случайных сигналов с больщей в сотни раз верхней граничной частотой при коэффициеите перекрытия по частоте До 1.10.

Структурная схема предлагаемого коррелятора показана на чертел е.

Одии из исследуемых сигналов подается на вход запоминаюи1,ей ячейки /, выход которой подключен к одному из входов умножителя 2. Второй сигнал подается на квантователь 3, выход которого соединен со входом промежуточного запоминающего устройства ПЗУ -. Выход ПЗУ связан со вторым входом умножителя 2 и со входом управляющего триггера 5. Выход умножителя иодключеи ко входу коммутатора 6, а его выходы - к интеграторам 7;, 7-27,,,. Последний выход коммутатора соединен с другим входом управляющего