ЦИФРОВОЙ ЧАСТОТНЫЙ ДИСКРИМИНАТОР Советский патент 1971 года по МПК H03D3/04 

Изобретение относится к радиоизмерительной технике и может быть использовано в цифровых частотных дискриминаторах, предназначенных для измерения частоты рассогласования следящих измерителен.

Известны цифровые частотные дискриминаторы, содержащие формирователь мерных интервалов, выполненный в виде последовательно соединенных преобразователя синусоидального сигнала в импульсную последовательность, делитель и триггер, к выходам которого подключены два вентиля, реверсивный счетчик, счетный вход которого подключен к выходу одного из вентилей, а установочный- к выходу запоминающего устройства, и коммутатор.

Эти дискриминаторы имеют сравнительно большой аппаратурный объем и в то же время недостаточную точность измерений.

Цель изобретения - повышение точности измерения при уменьшении аппаратурного объема. Для достижения этой цели к выходу второго вентиля подключен буферный каскад, выполненный, например, в виде к-разрядного счетчикового делителя, выход которого соединен с входом запоминающего устройства и с установочным входом триггера формирователя мерных интервалов.

устройства; на фиг. 2 показаны временные диаграммы его работы.

Работа устройства заключается в следующем. Сигнал измеряемой частоты /цр поступает на вход формирователя 1 мерных интервалов, где формируется носледовательность импу.тьсов с периодом

ул

,2,3,...,

л7

которая поступает на установочный вход триггера 2, закрывает вентиль 3 и открывает вентиль 4, в результате чего счетные импульсы сч через открытый вентиль 4 проходят на буферный каскад 5, состояший в общем случае из к-разрядного счетчика-делителя.

Р1мпульс с выхода буферного каскада 5 поступает на вентили коммутатора 6, считывая тем самым число AAi из реверсивного счетчика 7 на выход дискриминатора, выдает команду на заспись в реверсивный счетчик 7 числа Л в обратном коде из регистра 5 и устанавливает триггер 2 в состояние «1, открывая тем самым через вентиль 3 реверсивный счетчик 7 для подсчета (измерения) интервала

Ок

времени,-равного Tj TI,

причем

Поскольку для реализации алгоритма днекриминирования необходимо выполнить one,.р-м1ию вычитания A,Vi A i-Ло|, а в данном

случае вместо величины A.Vi получено Aj ;

t /Vi-2, то. для получения величины ДЛ необходимЪ в регистре 8 образования и хранения числа Vo образовывать не величину iVo- fc4Ta, а число Vg l lo-2 В этом случае

строго выполняется операция дискриминирования:

AiVi I vVi-2 - (No- 2) I I .

При поступлении на установочный вход триггера 2 очередного импульса с выхода делителя на я формирователя / мерных интервалов цикл работы дискриминатора повторяется.

о I

11 р с я. м с т и :-i о 6 р с г (.; н и я

Цифровой частотный дискриминатор, содержащий формирователь мерных интервалов, выполненный в виде последовательно соединенных преобразователя синусоидального сигнала в импульсную носледователышсть, де.штеля и триггера, к выходам которого нодклкь чены два вентиля, реверсивный счетчик, счетный вход которого подключен к выходу одного из вентилей, а установочный - к выходу заиомипаюндего устройства, и коммутатор, отличающийся тем, что, с целью повышения точности измерения при уменьнгении аппаратурного объема, к выходу второго вентиля подключен буферный каскад, выполненный, например, в виде к-разрядного счетчикового делителя, выход которого соединен с входом запоминающего устройства и с устаповочны.м

входом триггера формирователя мерных интервалов.

.-if-lf-,

Щ с

-: ft р К i

г-йга|- :

-. л. 17 I

:шт f-J

пЛ.

h-HZI