ФОРМИРОВАТЕЛЬ ОДИНОЧНОГО СИГНАЛА Советский патент 1971 года по МПК H03K5/07 

Цредлагае-мое устройство может быть пф-имвйено в различных схемах а1ВтомаТ1ИК)И и выч.И1Сл«тельиой техиигки, в часпности в схемах управлешия уСтанавка1М:и ибпрарьивного трапсопорта.

Известны ф|Орм-И1рОватели 0;ДИ1 ЮЧ1ного оигиала, носБрОе-ииые иа ф9рр:ит-траиз истор1иых элементах.

Известный формкраватель, построенный на четырех фер.рит-тр-аатзистор.ных модулях, не обеоиечявает фо:рмирова1Н1Ия только.одиого выходного ;и,м;нульса пр-и Нвокольк1их за оди1Н Ta.KTOiBbifi цикл входных имлальсах. Кроме того, фО|рЛ11И1рО1ватель слож€,н, выходной силн.ал его он имается со с.хемы запрета, ко|торая отл;ичает ся паи1иже нной иагрузоопособн остыо.

Целью изобре.твиия являепся фор мирован.ие оди.ночиого импульса но око1нча.нии серии В.ХОД1НЫХ им пдльсов (входные имиульсы могут подаваться по одному или по дгеаколько за один тактовый ), а также упрощение устройства Н увел1Иче Н1ие его напрузоснособПiOCTIИ.

Цредложен.ный фор-мираватель отличается тем, что выход схемы отрицания соеди-нен со считываюидим входом элемента иа1Мят«, а н-а в.ход записи и вход гашевия схе.мы отрицания поданы входные сигналы.

фиг. 2

ма предложеиаюго фордпфователя;

на -:Т-о же, :ва;риа|Н1т.

Устройство состоит из схемы отрицания («НЕ), выполюениой иа элементах Я и /2, и элемента П1а.мяТ|И Яз (1, О, Г и Э - соответственно записывающий, считывающий, гасящий входы и эмитте риый выход элементен). На считЫ|Вающ1ИЙ вход схемы от1ри ца;ния пода.н сигнал первого такта /ь а на за1П1ИСьг.ваю1ц. вход - сипн.ал BTOiporo такта /2- Выход схемы отр.ицаания соединен со считывающим входо,м эле;мен:та па.мяти Яз, с выхода а которого снимается .выходной 1имиульс. Вхо|Дные сигналы по b подаются на вход гаще/иия с.хемы отрица|Н1Ия и заиоисывающий вход элемента памяти Яз. Нри принятом порядке тактовых И;миулысо1в и наличии п различных тактовых и.мпульсов в одном цикле сигналы могут подаваться .во время одного, нескольких или всех тактов до /г-го вкл1ОЧ1Ительно ;11ли во время, не совпадающее с тактовыми им1П1ульсаМИ, ino иозже такта /2 и до иаступлани Я такта /i.

До прихода входных сипналов схема отрицаиия подготавливается талстовьим импульсом /2 и ар абатывает под воздействием импульса /I, при этам оеа считывает iHeiH од готов ленный эле.мент Яз- Первый имиульс из серии 1ВХОД1НЫХ имнульсов цлт,гото1вит Яз, но погасит схему отрица-ния, заблокиро вав ее

paomw. Последующие йм пульсы оудут гьооTqpiHO подготавливать эламонт памяти и гасить схему 01Тр1И|Цан1Ия.

Таким обраво:м, пака ка вход схемы будут подаваться сипналы (хотя бы по одноМу за та кто1вый цикл), схелш отрИцаиия будет блоK:Hip,OBaiHа и сч иты1ва)Н(ие эле,ме(нта Яз не производится. По 0КО1 чаи1И1И серии входлых имПульсав схема отр:ица1иия подготовИтсЯ тактовым сигНалЮМ /2 и сработает под воздействием сигнала i, пр.и этом она считает элемент Яз На входе а кото р:ого поя;в«тся одиНОЧ1НЫЙ имлульс.

Тамим OidpaaOiM, независимо от количэств.а входных и.мяульсав, пр1ихо(дящихся на одни тактовый цикл, устройство сфо,рМ|Ирует только один выходной сигнал, О31на чающий окончание входных вмлульоов.

(ирователь, приве дедины и на фиг. 2, позволяет 0|Сущест|алять фо|рмиров ач1Ие начального имиульса из серии импульсов.

Пред м е т и з о б р е т е н и я

Фор.мирователь оД|И НОчното оигиала, содержащий С:хему офрица«1ия и элемент п-амяпи,

выпоЛНевные на ф€ррит-тра1НЗ(И(СТ01р(ных ячейках, отличающийся тем, что, с целью улроще1НИЯ схемы и расширения ее фу1нк щио1иалыиых возмож:1юстей, ш-ина входных сигиало1в соедиiieiHa с 0:б|МОТкой гашения схемы .Олрицапшя и

обмоткой зап-иси элемен.Та памяти, а выход схемы отрицания подключен к считьивающей обмотке элемента памяти.