УСТРОЙСТВО для ЗАДАНИЯ НАЧАЛЬНЫХ УСЛОВИЙ Советский патент 1972 года по МПК G06G7/46 

Изобретение относится к вычислительной технике и предназначено для автоматического задания начальных условий при решении дифференциальных уравнений в частных производных по методу Либмапа.

Известны устройства для задания начальных условий при решении дифференциальных уравнений в частных производных.

Недостатком этих устройств является отсутствие возможности предварительного выбора узлов модели, в которых необходимо измерять потенциал и задавать начальные условия.

Цель изобретения - устранение этого недостатка и упрощение устройства.

Для этого в устройство введены схемы совпадения и счетчик импульсов с предустановкой.

Блок-схема предлагаемого устройства представлена на чертелсе.

Устройство содержит сеточную модель 1, блок резисторов 2, делитель напряжения 3, устройство ввода 4, первичные ячейки памяти 5, схе.мы совпадения 6, счетчик импульсов с предустановкой 7, дешифратор 8, преобразователь «напряжение-частота 9, измеритель 10, цифропечатаюш,ее устройство 11, устройство выбора ячейки памяти 12, вторичные ячейки памяти 13, задатчик времени 14, триггер 15.

Устройство работает следующим образом. В каждый узел сеточной модели /, в котором необходимо задавать начальные условия, с помощью коммутационного шнура подключей резистор блока 2. Начальные условия для дискретного интервала времени /ш n-i воспроизводятся автоматическим подключением вторых концов резисторов блока 2 к тому выходу делителя 3, который имеет потенциал узла сеточной модели 1 в предыдущий момент /„. Номиналы резисторов блока 2 равны между собой и вычисляются по известным формулам.

Для дискретного интервала времени /i, о

информация о начальных условиях в каждом узле сеточной модели / заносится устройством 4 в соответствующие узлам первичные ячейки 5, которые представляют собой двоично-десятичные счетчики импульсов. Первичные ячейки 5 управляют схемами 6, которые подключают резисторы блока 2 к соответствующим выходам делителя 3.

Счетчик 7 управляет работой дешифратора 8. Число, предустанавливаемое на счетчике 7, определяется числом узлов сеточной модели /, в которых необходимо производить измерения потенциалов. Б зависимости от состояния счетчика 7 дешифратор 8 ко входу преобразователя 9 подключает определенный

у импульсы напряжения поступают на измеритель 10 с дифропечатающим устройством 11 и на устройство 12, управляемое через дешифратор 8 счетчиком 7. Устройство 12 в зависимости от состояния счетчика 7 подключает выход преобразователя 9 ко входу одной из вторичных ячеек 13. Задатчик 14 генерирует сигналы с заранее выбранной частотой, которая определяется временем, необходимым для преобразования, измерения, печатания и запоминания потенциала, подаваемого на вход преобразователя 9. Сигналы с задатчика 14 поступают на вход счетчика 7.

По мере заполнения счетчика 7 потенциалы измеряются во всех точках сеточной модели / и запоминаются во вторичных ячейках памяти 13.

В момент перехода счетчика 7 в исходное состояние с его выхода поступает сигнал на счетный вход триггера 15, устанавливая триггер в состояние, которое запрещает поступление импульсов с выхода преобразователя 9 на входы вторичных ячеек памяти 13 и разрешает их поступление на входы дервичных ячеек памяти 5, а также запреш,ает первичным ячейкам памяти 5 и разрешает вторичным ячейкам памяти 13 управление схемами 6.

Следовательно, в узлы сеточной модели 1 через резисторы блока 2 с делителя .3 будут подаваться потенциалы, соответствующие дискретному моменту (1, tz). Информация об этих потенциалах хранится во вторичных ячейках памяти 13.

Результаты измерений в узлах сеточной модели 1 будут теперь запоминаться в первичных ячейках памяти 5 до следующего переброса триггера 15. После изменения состояния триггера 15 информация об измерении накапливается во вторичных ячейках памяти 13, а схемы 6 управляются первичными ячейками памяти 5.

Предмет изобретения

Устройство для задания начальных условий при решении дифференциальных уравнений в частных производных методом моделирования, содержащее сеточную модель, блок резисторов, устройство ввода, первичные и вторичные ячейки памяти, дешифратор, преобразователь «напряжение-частота, устройство выоора ячейки памяти, задатчик времени и триггер, отличающееся тем, что, с целью расширения функциональных возможностей устройства и упрошения управления его работой, оно содержит схемы совпадения и счетчик импульсов с предустановкой, причем вход счетчика импульсов с предустановкой подключен к задатчику времени, а первый выход соединен с триггером, связанным с первичными и вторичными ячейками памяти, второй выход через дешифратор соединен с сеточной моделью и преобразователем «напряжение-частота, выход которого связан с устройством выбора ячейки памяти; при этом ко входам схемы совпадения подключены первичные и вторичные ячейки памяти и делитель напряжения, а выходы схемы совпадения через блок резисторов подключены к сеточной модели.