Сеточная модель Советский патент 1989 года по МПК G06J1/00 

Изобретение относится к области аналоговой и гибридной вычислительной техники, может быть использовано при построении автоматизированных сеточных интеграторов для моделирования уравнений математической физики и для решения задач управления объектами с распределенными параметрами.

Целью изобретения является повышение быстродействия и надежности посредством динамического контроля и восстановления параметров модели.

На фиг, 1 представлен пример реализации устройства; на фиг, 2 - блок-схема резистивного узла сеточной модели; на фиг. 3 - временные, диаграммы в режиме Контроль - восстановление .

Устройство содержит RC-сетку 1, состоящую из NRC-узлов 2, блок 3 синхронизации, демультиплексор 4,

счетчик 5 адреса, мультиплексор 6, блок 7 памяти, реверсивный счетчик 8, первый элемент ИЛИ 9, первый элемент И 10, триггер 11 ошибки, элемент 12 задержки, второй элемент И 13, дешифратор 14 индикации, блок 15 индикации, первый 16 и второй 17 регистры памяти, блок 18 задания начальных условий, блок 19 задания граничных условий, N блоков 20 формирования длительности импульса, группу элементов ИЛИ 21 и элемент ИЛИ 22.

Каждый RC-узел 2 образуют сглажи- вающий конденсатор 23, первый и второй усилители 24 и 25, делитель 26 напряжения, регистр 27, входной дешифратор 28, первую группу согласующих резисторов 29, вторую группу согласующих резисторов 30, группу ограничительных диодов 31, группу усилительных полевых транзисторов 32, управляемый резистор 33.

Ь

ос- со

Јь

СЭ

со

314

Каждый блок 20 содержит делитель 34 частоты и КС-триггер 35, управляемый резистор 31 содержит ключи 36 и масштабные резисторы 37.

Устройство работает следующим образом. .

В соответствии с рассчитанными параметрами КС-узла 2 сеточной модели через группу элементов ИЛИ 21 на вход блока 3 синхронизации поступает двоичный код параметра соответствующего КС-узла 2. Для занесения информации в делитель 34 частоты двоичный код параметра преобразует в фаэоим- пульсный сигнал управления с помощью блока 3 синхронизации, который формирует периодические импульсные последовательности на трех своих выходах.

С первого выхода блока 3 снимают импульсную последовательность Рй, которую принимают за опорную.

На втором выходе блока 3 формируется периодическая импульсная после

довательность F,, сдвинутая относительно опорной FO.

Импульсы FJ, несут информацию о значении параметра КС-узла 2 и постусного элемента памяти основана на запоминании фазы некоторой входной последовательности F j, относительно опорной последовательности F0 , относительно опорной последовательности и FO той же частоты.

Если на С-вход делителя 34 частоты подавать импульсы частоты fr, то на выходе будет последовательность импульсов ff/K, сдвинутая относительно опорной на любое число импульсов частоты, где К - разрядность дели

теля 34 частотыс

Установка необходимого сдвига производится с помощью подачи на К-вход делителя 34 частоты импульсов, сдвинутых относительно опорных импульсов на величину, определяемую значением параметра КС-узла 2 КС-сетки 1 сеточной модели. В качестве таких импульсов и используется импульсная последовательность F., снимаемая, с второго выхода блока 3 по сигналу, кото- рый поступает по шине Запись на С-вход демультиплексора 4. После прекращения действия сигнала За- пись f на выходе делителя 34 частота будет присутствовать импульсная

Изобретение относится к аналоговой и гибридной вычислительной технике и может быть использовано при построении автоматизированных сеточных интеграторов для моделирования уравнений математической физики и для решения задач управления объектами с распределенными параметрами. Целью изобретения является повышение быстродействия и надежности посредством динамического контроля и восстановления параметров модели. Поставленная цель достигается введением группы элементов ИЛИ, которая позволяет контролировать процесс решения. 3 ил.

пают на информационный D-вход демуль- 30 последовательность Fr до тех пор,

типлексора 4, на стробйрующий С-вход которого через второй элемент ИЛИ.22 с входа задания начального состояния устройства поступают импульсы Запись . На управляющие входы Al - AN демультиплексора 4 поступают сигналы кода адреса с выходов счетчика 5 адреса, который служит для формирования кода адреса КС-сетки 1, параметры которого устанавливают следующим образом. Прежде всего подается сигнал на вход запуска, который является входом устройства. Далее с регистра 17 памяти подается код начального адреса, соответствующего коду адреса КС-узла 2, параметр которого необходимо установить.

По сигналу Запись сигналы с выходов демультиплексора 4 поступают на R-вход делителя 34 частоты, определяемого кодом адреса на управляющих А1 - AN входах демультиплексора 4.

На С-вход делителя 34 частоты по40

пока на его входе будет импульсная последовательность fr.

Импульсы Fу с выхода делителя частоты поступают на установочный

35 К-вход RS- триггера 35, а на S-вход КЗ-триггера 35 поступают импульсы FQ, На выходе триггера 35 будут сф мированы импульсы управления tH, к торые поступают на катоды ограничи тельных диодов 31 и несут информац о величине параметра КС-узла 2. : Из регистра 27 выдается код ном ра одной из параллельных цепочек .управляемого резистора 33. Регистр

45 27 хранит информацию о значении по рядка управляемого резистора 33. Сигналы, снимаемые с выходов дешиф ратора 28, подаются на затворы уси тельных полевых транзисторов 32, р решая работу только-одной из резис тивных цепочек Соответствующий по левой транзистор 32 вырабатывает с

50

нал, синхронный с сигналом tun зад

ющий проводимость резистивного, эле мента 33.

ступают импульсы f с первого выхода блока 3 синхронизации.

Делитель 34 частоты представляет собой счетчик, работающий в фазоим- пульсном режиме. Работа фазоимпуль

пока на его входе будет импульсная последовательность fr.

Импульсы Fу с выхода делителя 34 частоты поступают на установочный

К-вход RS- триггера 35, а на S-вход КЗ-триггера 35 поступают импульсы FQ, На выходе триггера 35 будут сформированы импульсы управления tH, которые поступают на катоды ограничительных диодов 31 и несут информацию о величине параметра КС-узла 2. : Из регистра 27 выдается код номера одной из параллельных цепочек .управляемого резистора 33. Регистр

27 хранит информацию о значении порядка управляемого резистора 33. Сигналы, снимаемые с выходов дешифратора 28, подаются на затворы усилительных полевых транзисторов 32, разрешая работу только-одной из резис- тивных цепочек Соответствующий полевой транзистор 32 вырабатывает сиг

нал, синхронный с сигналом tun зада

ющий проводимость резистивного, элемента 33.

Средняя за период Т 1/F0 величина проводимости складывается из двух ее дискретных значений: G - в мо- мант, когда ключ 27 замкнут и О когда ключ 37 разомкнут. На конденсаторе 23 пульсации напряжения, вызванные импульсной модуляцией проводимости, сглаживаются. В результате чего среднее значение проводимости за период определяется формулой G ,- Gгде G

I«Т

т m

7Н

средняя за период проводимость, соответствующая

3-,- (i 1,2,3...); величина постоянной проводимости N-й цепочки резистора 33;

относительная длительность широтно-импульсно- го сигнала; период квантования.

Кроме того, сглаживающий конденсатор 23 может быть использован для моделирования динамических свойств объекта с распределенными параметрами при решении нестационарных задач. Для стабилизации сопротивления открытого канала соответствующего ключа 36 при изменении потенциалов на выводах резистора 33 применяются два усилителя 24 и 25 и делитель 26 напряжения. Потенциалы с выводов управляемого резистора 33 через усилители 24 и 25, предназначенные для развязки, поступают на делитель 26 напряжения, с которого снимается полуразность поданных напряжений и подается, в свою очередь, на выбранный управляющий вход выбранного ключа 36.

При отсутствии разрешающего сигна

ла с входного дешифратора 28 на затвор соответствующего ключа 36 подается запирающий потенциал независимо от наличия импульса управления tH При наличии разрешающего сигнала ключ 27 управляется импульсом tM, причем при его отпирающем значении на затвор ключа 27 поступает напряжение линеаризации по цепи транзистор 32 - сопротивление 30. Запирающее значение непосредственно подается через диод 31 на затвор ключа . 35 вместо напряжения линеаризации.

Сигнал Запись f поступает также на вход блока 7 памяти и в соответствии с адресом узла, поступающего с выхода счетчика 5 адреса на адресные входы А1 - АК блока 7 памяти, производится занесение кода парамет

0

5

pa tM, поступающего с выхода первого регистра 16 памяти на информационные входы D1 - Ш в блок 1 памяти. Далее осле изменения значения кода адреса и установки на выходе регистра 16 памяти необходимого значения кода параметра следующего КС-узла 2 RC- сетки 1 сеточной модели производится занесение информации по этому адресу в делитель 34 частоты соответствующего RC-узла 2 и блок 7 памяти и т.д. по всем адресам (узлам).

Такьм образом, значения параметров КС-узлов 2 КС-сетки 1 будут храниться как в соответствующих делителях 34 частоты в виде фазового сдвига между импульсами опорной последо- вательности F0, используемых для 0 формирования импульсов управления tH, так и в соответствующих ячейках блока 7 памяти статического типа в виде эталонного значения.

В процессе решения задачи на сеточной модели контролируемые импульсы управления с выходов КС-триггеров 35 подаются на информационные входы 0.-N мультиплексора 6, на управляющие входы А1 - AN которого поступает начальный код адреса со счетчика 5 адреса..При этом на выходе мультиплексора 6 будут присутствовать импульсы, длительность которых определяется величиной фазового сдвига, хранимого в соответствующем делителе 34 частоты по этому адресу. По этому же адресу происходит обращение к памяти блока 7 памяти, в котором хранятся эталонные значения кода

5

0

5

параметра.

По сигналу Считывание, который поступает на вход блока 7 и С-вход реверсивного счетчика 8, производится перезапись хранимой по соответствующему адресу блока 7 памяти информации в реверсивный счетчик 8.

Контролируемый параметр t и с выхода мультиплексора 6 поступает на первый вход элемента И 10, на второй вход которого подаются импульсы частоты f r с выхода блока 3 синхронизации. При этом на выходе элемента И 10 будет сформирована пачка импульсов частоты fr, количество которых равно tи fr. Эта пачка импульсов .поступает на счетный (вычитающий) вход 1 реверсивного счетчика 8.

Если значение кода параметра, записанного в счетчик 8, соответствует числу импульсов, пришедших на вычитающий вход, то по окончании контролируемого импульса t и состояние счетчика 8 должно быть нулевым, т.е . на всех его выходах, подключенных к входам элемента ИЛИ 9, должен быть О. При этом на выходе элемента ИЛИ 9 присутствует О, который поступает на установочный R-вход триг- ;гера 11. На С-вход триггера 11 поступает контролируемый импульс tu с выхода мультиплексора 6, по заднему фронту которого триггер должен был изменить свое состояние на единичное и на его выходе появился бы сигнал . Но так как на R-вход триггер 11 подан О, то он блоки- . рует переключение триггера и он остается в нулевом состоянии. При этом с инвертирующего выхода триггера 11 1 поступает на первый вход элемента И 13, на второй вход которой подается контролируемый импульс t H с выхода мультиплексора 6 через элемент 12 задержки. Сигнал с выхода элемента И 13 при отсутствии сигнала Сбой поступает по окончании импульса t и на счетный вход (сложения) . счетчика 5 адреса с предустановкой импульса, по заднему фронту которого в счетчик 5 адреса добавляется единица и на управляющих входах демуль- типлексора 4, мультиплексора 6, блока 7 и дешифратора 14 адреса устанавливается код следующего RC-узла 2 RC-сетки 1, а на его выходе появляется контролируемый импульс. Процесс контроля длительности этого импульса аналогичен описанному.

При появлении сигнала Сбой дальнейший контроль прекращается, при 1 этом -в счетчике 5 адреса будет храниться код адреса RC-узла 2, в котором произошел сбой На второй группе входов элементов ИЛИ 21 при этом выставлено эталонное значение кода параметра для каждого узла, которое поступает с выхода блока 7 памяти. Эталонное значение, преобразованное в фазоимпульсный сигнал управления, представляющий периодическую последовательность F - , с третьего выхода блока 3 синхронизации поступает на информационный D-вход демультиплек- сора 4. Сигнал Сбой с прямого выхода триггера 11 поступает на второй вход элемента ИЛИ 22, с выхода которого поступает на тактовый вход де0

5

0

5

0

5

0

5

0

5

мультиплексора 4. На управляющих входах А1 - AN демультиплексора 4 установлен код адреса узла, в котором хранится ошибочное значение параметра .

По сигналу Сбой сигналы с выхода демультиплексора 4 поступают на R-вход соответствующего делителя 34 частоты, определяемого кодом адреса на управляющих А1 - AN входах демультиплексора 4.

Таким образом, в предлагаемой сеточной модеои производится автоматическое восстановление информации в фазоимпульсных элементах памяти RC-узлов RC-сетки 1 сеточной модели, что исключает вмешательство оператора в процесс решения задач моделирования на RC-сетке и повышает эффективность использования сеточной модели.

Формула изобретения

Сеточная модель, содержащая блок задания начальных условий, блок задания граничных условий, RC-сетку, блок синхронизации, демультиплексор, блок формирования длительности импульса, мультиплексор, счетчик адреса, блок памяти, реверсивный счетчик, два элемента ИЛИ, два элемента И, элемент задержки, триггер ошибки, информационные входы счетчика адреса являются информационными входами устройства, выходы счетчика адреса соединены с управляющими входами демультиплексора, управляющими входами мультиплексора, адресными входами блока памяти и являются адресными выходами устройства, первый выход блока синхронизации соединен с первым тактовым входом блоков формирования длительности импульса, выходы которых соединены с входами RC-сетки и информационными входами мультиплексора, второй выход блока синхронизации соединен с информационным входом демультиплексора, выходы которого соединены с информационными входами блоков формирования длительности импульса, вход сброса которых соединен с вторым выходом блока синхронизации, а третий выход блока синхронизации соединен с вторым тактовым входом блоков формирования длительности импульса и первым входом первого элемента И, выход которого соединен со счетным входом реверсивного

счетчика, информационные входы котб- рого соединены с выходами блока па- , мяти, а выходы реверсивного счетчика соединены с входами первого эле- с мента ИЛИ, выход которого соединен с входом сброса триггера ошибки, тактовый вход которого соединен с

первым входом первого элемента И, выходом мультиплексора и входом Ю элемента задержки, выход которого

соединен с первым входом второго элег мента И, второй вход которого соединен с инверсным выходом триггера ошибки, а выход второго элемента И 15 соединен со счетным входом счетчика адреса, вход разрешения записи которого соединен с входом разрешения считывания блока памяти, входом разрешения записи реверсивного счетчика 20 и входом запуска устройства,, вход

Вход установки на- . чального состоя- „запись ния --

Вход Лчитыда- зопуска ние устройства

Фие.1

установки начального состояния уст

ройства соединен с входом разрешения записи блока памяти и первым входом второго элемента ИЛИ, второй вход которого соединен с прямым выходом триггера ошибки, отличающаяся тем, что, с целью повышения быстродействия и надежности посредством динамического контроля и восстановления параметров модели, в нее дополнительно введена группа элементов ИЛИ, первые входы которых соединены с информационным входом устройства, вторые входы элементов ИЛИ группы соединены с выходами блока памяти и информационными входами реверсивного счетчика, а выходы элементов ИЛИ группы соединены с входом блока синхронизации.

Режан каияремпарапетре

guo8 „..,/

У it 1

tm.n

инуюрмоции

им к-и

ПроОоокочи копир

7