ЧАСТОТНО-ИМПУЛЬСНЫЙ ИНТЕГРАТОР Советский патент 1972 года по МПК G06G7/18 G06F7/62 

Изобретение относится к области вычислительной техники и может быть использовано при построении частотно-импульсных вычислительных устройств, интерполяторов, частотно-импульсных дифференциальных анализаторов и др.

Известный частотно-импульсный интегратор, выполняющий операцию интегрирования по невременному параметру, содержит блок для получения первой производной, частотноимпульсный множительно-делительный блок, блок коммутации, реверсивный счетчик и триггер знака.

Однако известное устройство обладает весьма ниакой точностью, так как строб, управляющий работой вентиля, формируется с помощью стандартизатора имлульсов, длительность которых нестабильна.

Цель изобретения - повышение точности воспроизведения операции интегрирования, обеспечение возможности интегрирования во всех четырех квадрантах и сохранение формы представления входной информации в выходном сигнале.

Это достигается включением частотно-импульсного множительно-делительного устройства, состоящего всего из двух триггеров, трех импульсно-потенциальных схем совпадения и дешифратора на четыре входа и обладающего высокой точностью, которая зависит

только от стабильности опорной частоты на входе деления (при использовании кварцевого генератора стабильность опорной частоты может быть порядка 10), подключением блока

коммутации знаковых шин реверсивного счетчика, управляющего режимом работы реверсивного счетчика в зависимости от сочетания знаков входных частот, знака производной и знака интеграла, и подключением к выходам

триггеров реверсивного счетчика двоичного умножителя частоты.

На фиг. 1 и 2 даны схемы предлагаемого частотно-импульсного интегратора.

Предлагаемый интегратор состоит из блока

/ для получения первой производной сигнала аргумента Fx(t), часотно-импульсного множительно-делительного блока 2, блока коммутации 3, реверсивного счетчика 4, двоичного умножителя 5 и триггера знака 6.

Шина входной часоты аргумента Fx(t) соединена со входом блока / для получения первой производной, импульсный выход которого соединен с одним из входов умножения множительно-делительного блока 2, а потенциальный знаковый выход соединен со входом блока коммутации 3 знаковых шин реверсивного счетчика 4. Ко второму входу умножения частотно-импульсного множительно-делительного блока 2 подключена щина вхолТ.ной

входу деления - шина опорной стабильной: частоты РОП. Выход множительно-делит льно-; го блока соединен со входом реверсивного счетчика 4, импульсный выход которого сое-. динен со входом триггера зйака б, выход которого является выходной i шиной знака и, кроме того, соединен с установочными входами нуля всех триггеров реверсивного счетчика, кроме последнего,, и со входом блока колн мутации 5 знаковых шин. К двум другим входам блока 5 подключены входные шины знака сигналов FX и Fy. Выходы блока 3 соединены со знаковыми шинами реверсивного счетчика 4. Выход двоичного умножителя 5 является рыходом устройства..

ПредЛагаемое устройство работает следуюш;им образом.;

На выходе дифференцирующего блОка получаем первую производную аргумента Fx(t) равную

K,dF({)ldt

a с помощью блока умножения получаем произведение

K,Fy(t)dF,(t) Fan

которое интегрируется по временному параметру, образуя выходной сигнал в виде кода:

N (F(,(f).

Преобразовавкод и Частоту,-получим:

f,,

. I . .Ц. --Р- т- .F,{f)dP., : - Р ;. д/: fo FqKij

, fOK ,9л р . у л /

9 Р

:... Z : Г(|„.) . пп

)Чр.(1

.Для обеспечения рабрть .интегратора во всех чётьгрех квадрантах введен блок знака, коммутирующий входные шины двоичного, .р версивн.ого, счетчик-а,. в зависимости, от, сочетан,йя знаков вхрднь1х и выходнух сигналов.

Блок коммутации sHHKOBbJxшин реверсивного счётчика 3 представляет собой простой дешифратор, цмеющий четыре , входа и два ,а,.,,Функции возбуждения выходов деЦ1йфратора Р+ и Р вид:.

+ я Stgp;i/ Sign. Sign - SignzV

dx

-VSigri / Si nJC-Sign:- -Signs V ,V Sign.у- Sign - Sign.2 V

dx

V Sign(/ Sign л:- Sigii - Sign z V

.,.,. ,f} у

V Sign у -Sigh X- Signi Sign z V dt

dx

V Sign у Sign A-- Sign --- /.Sign

W-i

dx

V Sign у Sign X Sign --,: Sign z V Sign у X

; .I

X Sign JC Sign - Sign z. dt

.

Предмет изобретения

1. Частотно-импульсный интегратор, содержащий блок для получения первой производной, частотно-импульсный множительно-делительный блок, блок коммутации, реверсивный

счетчик и триггер знака, отличающийся тем, что с целью повышения точности и упрощения устройства, импульсный выход блока для получения первой производной соединен со входом умножения частотно-импульсного множительнр-делительнрго блока, второй, вхрд умножения,кртор6,го соединен с истЬЧн;и,ком лодь1нтегр,альной функции, вход ,де,л,ения, сое-, динен ,с ис,т6чнйком опррнрй частоты, а выход соединен со .вхрДом реверсивнРго, счетчика,

выход реверсивного счетчика подключен ко входу знаковогр триггера, выход которого подключен к установочному .вхрду нуля триггеров реверсивного счетЧйка ;и к однрму из входов блока ко,М1йутадий, к , другим,входам, которого подключеньг знаковьш вь1ход блока для получения первой /производной, и входные знаковые шины аргумента и подын-. тегра,льнрй.функции, а выходы, соединень, .со зна,крвь1ми шинами ,реверсивногр счетчика.

2. Устрой,Ьтро по п. I, отличающееся: тем, что, с, целью срхранения формь представления входной информации, Рно содержит двричный умножитель, ,потенциальнь1е входы которо,го, соединены с выходами триггеров реверсивного счетчик.д, а импульсный вход - с источнико,мопорной,частоты.