ВСЕСОЮЗНАЯ ?11ДШТЙО-ТЕХ!?И=]ЕСНД?| БИБЛИОТ^К.А I Советский патент 1972 года по МПК H04L12/26 

Изобретение относится к области техники передачи информации, а именно, к устройствам автоматического определения коэффициента ошибок и может быть использовано при разработке измерительной аппаратуры, в частности, при разработке приборов для оценки качества передачи данных в каналах тональной частоты.

Известно устройство подобного типа, где подсчитывается число ошибок Яош в течение устанавливаемого оператором сеанса измерения Го, причем, зная скорость модуляции, можно определить общее число переданных бит информации Ядер и рассчитать величину

коэффициента ошибок Ко - .

Недостатком известного устройства является получение результата измерений в форме, требующей дополнительной обработки, а также наличие счетчиков большой емкости.

Цель изобретения - определение коэффициента ошибок при одновременном упрощении устройства.

В предлагаемом устройстве эта цель достигается путем включения в схему счетчиков времени, запоминающих триггеров, схем совпадения, схем сборки, схем округления показаний и цепей овязи между этими узлами.

На чертеже приведена функциональная хема устройства, где приняты следующее бозначения:

/ - счетчик времени;

2- схемы сравнения;

3- датчик эталонных сигналов;

4- фазирующее устройство;

5- счетчик десятичных декад;

6- запоминающие триггера;

7- схемы совпадения счетных декад;

8- схемы округления счетных декад;

9- схемы переноса; 10 - схемы

// - схемы сборки;

12- управляющие схемы;

13- индикаторы;

14- схемы «ИЛИ.

Для автоматизации процесса измерения в устройстве осуществляется автоматическое определение коэффициента ошибок Ло, а результат выдается в форме: .

При диапазоне изменения Ко от 1 до Ю, независимо от величины Яош и Ядер, достаточно иметь только два индикатора, (числа аир).

Работает устройство следующим обр.азом. Сигналы информации, поступающие из канала связи, с помощью -фазирующего устройства 4, выделяющего из приходящей инфор3мации комбинацию синхронизации, осуществляют фазирование датчика эталонных сигналов 5. Схема сравнения 2 производит поразрядное сравнение сфазированных эталонной и анализируемой последовательностей5 сигналов. Сигналы ошибок ее схемы сравнения 2 поступают на последовательно соединенные счетчики 5 десятичных декад. Число таких декад /С определяется диапазоном измерения10 коэффициента ошибок и длительностью сеанса измерения. Сеанс выбирается таким, чтобы число переданных по каналу связи бит (знаков, блоков) составило IQl , где показатель степени , 2, 3, ..., /С. Если необходи-15 МО измерить коэффициент ошибок во всем диапазоне, т. е. от 1 до 10, . В начале сеанса измерения осуществляется установка счетчика времени / и триггеров 6 в состояние, при котором первая схема сов-20 падения-7 открыта,а.4 остальные - закрыты. В конце сеанса из ерений сигналом Гс, вырабатываемым. счеу.чйком времени 1, осуществляется анализ оагояния схем совпадения 7. Если на вход гфрвого счетчика 5 не25 поступают сиги а лБг ошибок, сигнал на выходе первой схемы совпадения 7 фиксирует их отсутствие. При поступлении па вход первого счетчика 5 от одного до девяти сигналов ошибок,30 триггер 6 переводится в состояние, при котором подготовлена к срабатыванию вторая схема совпадения 7 и закрыта первая схема совпадения 7. В конце сеанса измерения 7 фиксирует показатель степени р. Сиг-35 нал с выхода одной из схем «И 10, на входе которой имеется совпадение сигналов со вторых схем совпадения 7 и первого счетчика 5 зафиксирует число ее. При поступлении на вход первого счетчика-40 5 более девяти сигналов ошибок происходит перенос числа с первого счетчика 5 в счетчик следующей декады. При этом сработает триггер 6 следующей декады, запрещая выход со второй схемы совпадения 7 предыду-45 щей декады и индикацию показателя р и подготавливая к срабатыванию первую схему совпадения 7 следующей декады (индикация показателя р-(К-1)). В конце сеанса измерения, если число ошибок зафиксиро-50 ванных в счетчике 5 следующей декады не превышает четырех, первая схема совпадения 7 срабатывает. Сигнал с ее выхода вызывает индикацию числа р-(/С-1), а также индикацию числа а, соответствующую числу, за-55 писанному в счетчике 5 этой декады. Это достигается подачей сигнала с выхода первой схемы совпадения 7 па схемы «И 10 следующей декады. Так как сигнал на выходе второй схемы совпадения 7 предыдущей декады60 отсутствует, схемы «И 10 этой декады не срабатывают. Аналогично производится индикация коэффициента ошибок при любом числе ошибок, причем срабатыванию схемы совпадения 765 4 соответствует показатель степени р-/С. Для регистрации числа а любого разряда на одном и том же индикаторе выходы схем «И W, соответствующих одинаковым числам всех декад, объединены схемами «ИЛИ 14 и поданы на индикатор 13. Для увеличения точности измерения в предлагаемом устройстве предусмотрены схемы округления 8 и схемы сборки 11. Эти схемы срабатывают в конце сеанса измерения с поступлением сигнала Тс и осуществляют перевод с предыдущего числа на последующее в данной декаде, если в предыдущей декаде зафиксированное число равно или больше пяти. Дальнейшее повышение точности определения коэффициента ошибок достигается додавлением еще одного десятичного индикатора, обеспечивающего индикацию второго разряда числа а. Тогда коэффициент ошибок индицируется в виде /C ai-a210- В этом случае округление результата ведется с точностью до второго знака числа а. Предмет изобретения Устройство автоматического определения коэффициента ошибок в каналах тональной частоты при передаче данных, содержащее датчик эталонных сигналов, фазирующий блок, схему сравнения, счетчик времени, схему «Ошибок нет, схемы «ИЛИ, счетные декады, состоящие из счетчика, схемы совпадения, запоминающего триггера, схемы округления, схемы сборки, схемы переноса и схем «И, и цифровые индикаторы с управляющими схемами, отличающееся тем, что, с целью упрощения устройства, выход счетчика времени подключен одновременно к первым входам схем совпадения счетных декад, и к одному из входов схемы «Ошибок нет, к другим входам которой подсоединены первые выходы запоминающих триггеров счетных декад, причем одновременно эти же выходы каждого запоминающего триггера подключены ко второму входу каждои предыдущей схемы совпадения, к третьим входам которых подключены вторые выходы соответствующих запоминающих триггеров, а ко входам последних подсоединены соответствующие разряды счетчиков счетных декад, при этом выходы схем совпадения подключены к соответствующим входам второго индикатора с управляющими схемами и непосредственно к одному из выходов схем «И, к другим входам которых подключены соответствующие выходы разрядов счетчиков счетных декад, а выходы схем «И через соответствующие схемы «ИЛИ, подключены к первому индикатору с управляющими схемами, при этом второй выход счетчика времени подсоединен к первым входам схем округлепия счетных декад, ко вторым входам которых подключены вторые выходы запоминающих триггеров последующих счетных декад, а к третьим входам схем округления подключены выходы соответствующих схем сборки, ко входам последних подключены выходы со- 5 ответствующих пяти последних разрядов счетчиков счетных декад, общие выходы которых и выходы схемы округления подключены через соответствующие схемы переноса ко входам последующих счетных декад.