ВСЕСОЮЗНАЯ I Советский патент 1973 года по МПК G06F7/58 

1

Изобретение относится к области вычислительной те. и может быть использовано П|р,и моделирОванИи случайных ф;ункций (СФ) на вычислительиых -машинах.

Извест1ны устройства, содержащие датчик иекоррелироваиных случайных чисел, запоминающее устройство и блок управления, которьге позвоутяют моделировать СФ с любым Т;ребубмы 1 законом расп/ределеННя вероятностей и Э1кспо1ненц«алъ«0-к1оси;нусной автокорреляциониой фуивцией. Этого оказьцвается недостаточно, та-к как довольно часто появляется необходимость с СФ с автокорреляционными зависемостями иного типа, например просто экспоненци альн ого.

Предлагается датчик, позволяющий генерировать СФ с любым требуемым одномерным законом распределения вероятностей и широким классом функций автокорреляции экспон ен ци а л ыно го, экс по« ен ци а л ьн о -косину с н огО 11

Д руГИХ ТИПОВ.

Для этого иввестное устройство дополняется блоиом выбора, позволяющим разыгрывать случайным образом знак первой разности, в соответст|вни с которым и отыскивается следующее близлежащее значение генерируемой последовательности величин.

На чертеже -приведена блок-схема устройства.

Запоминающее устройство 1 (ЗУ) через регистр запоминающего: устройства 2 связано с устройство. сравнения 3, которое через логическую схему «ИЛИ 4, схемы совпадения 5

и 6 связано со счетчиками импульсов 7 и 8. Счетчитаи отличаются друг от д|руга тем, что первый из них работает в режиме увеличения содержимого счетчика с приходом па счетный вход каждого управляющего сигнала, а втоР ОЙ-в релш.ме уменьщения содержимого счетчека с пр1ихо-дом каждого сигнала на счетный соответствующий вход. Счетчи1К|И через логическую схему совпадения 9 связаны с предвыходным perncTpiOiM 10.

15

Датчик некоррелированных случайных чисел 11 и выходной perncTip датчика случайных Ч1псел 12 последовательно соединены с регистр амн .2, 10 и выходным регистром 13 всего устройства.

Блок управления 14 через дешифратор адреса 15 вырабатывает управляющие сигналы для запоминающего устройства /. Оно также сВЯзано со все.ми ocтav ьными функциональными узлами устройства уцравляющими щинами, которые на чертеже изображены тонкими ли-Н:иям1И. Все И1нформационные каналы на чертеже изображены жирными линиями. Запоминающее устройство содержит определенное число мноторазр|Ядных чисел.

Блок угаравлеиия 14 соединен со счетчикамл 7 li 8 через лопичес1й1е схемы совпадения

16и // блока выбора, (разыгрывания) знака Нарвой разностн 18. Вторые входы схем 16 и

17соединены с .нулевым и едиинч«ым выходами триггера 19, счетный вход кюгорого через собирательную логическую схему «ИЛИ 20 связан с выходами счетчиков и логической схемой совт1аде«1ия 21. Одни из входов схемы 21 соедйиеи с ЗтчравЛяемым генератором обобщенйого телеграфного онпнала 22, а второй - с блоком унравления 14. Вторые входы схем совпадения 5 и б подключены соответственно к нулевому и единичиому выходам трнггера 19.

Работает схема следующим образом.

Информация из регистра 10 копируется через логическую схему совпадения 9 в счетчнки 7 и 8. По сигналу с триггера (если триггер 19 нахожится в нулевом состоядии, если же - в единичиом, то к уст|ройству 3 подключится через схему 6 счетчик 8) через схемы 5 и 4 счетчик 7 соединяется с устройством сравнения 3. Далее блок: у правлен и я 14 вырабатывает серию управляющих импульсов, по которыим на информацновдные входы устройства сравНеиия 3 через регистр 2 поочередно подается содержимое всех ячеек запоминающего устройства /. В случае совпадения содержимого счетчика 7 с содержимым одной из ячеек запоминающего устройства 1 на )И|равляющий сигнал опроса в блок управления 14 поступит сигнал-отклик, по которому блок управления реализует следующий алгоритм: содержимое регистров 12, 2 и 10 последо-вательио копируется соогветстванно в регистры 2, 10, 13; датчик случайных чисел 11 вырабатыв ает новое случайное число с требуемым законом распределення вероятностей, которое записывается в регистр 12 и хранится в нем до появления следующего сигнала с устройства сравнения; содержимое регистра 2 записывается в ту ячейку 34, содержимое кот10рой совпало с содержимым счетчика 7; блок управления 14 вырабатывает сигнал, который в зависимости от состояния генератора 22 либо проходит через схему «ИЛИ 20 иа счетный вход триггера 19 и меняет его состояние на противоположное, либо не проходит и состояние т|риггера сохраняется прежним.

В случае несовладения содержимого счетчика 7 с содержимым каждой ячейки ЗУ 1 вырабатывается сигнал с блока управления. Естественно (по-щрежнему предполагаем, что триггер 19 находится в нулевом состоянии) дальще импульс с блока 14 пройдет через схему совпадения 16 и поступит на счепный вход счетч ика 7, в результате чего оодержимое этого счетчика увеличивается на единицу младщело разряда..

Операция сравнения обновленного содержимого счетчика 7 с содержимым ячеек ЗУ повторяется. И онять возможны два варианта: ситнал-отклик с устройства сравнения на блок 14 появился (в этом случае реализуется

описанный алгоритм) и сигнал-отклик не появился в продолжеии-и всей серии импульсов с блока 14 иа блок 15. В последнем случае по сигналу с блока 14 на схемы 16, 17 на единицу увеличфгвается содержимое счетчика 7, и операция сравнения обновленного содержимого счетчика с содержимым ячеек ЗУ повтор я еггс я.

Такое повторение (при непоявлении сигнала-отклика) будет продолжаться до переполг нения счетчажа 7. Сигнал переполнения счетчика 7 через собирательную логическую схему 20 блока выбора 18 изменяет состояние триггера 19 на противоположное, в результате чего по одни из двух входов открываются схемы совпадения 17 и 6. Теперь на устройство сравнения 3 будет подаваться содержимое счетчика 8 через открытую пО одному из входов схему совладения 6 и собирательную

логическую схему «ИЛИ 4, а управляющий сигнал с блока 14 будет проходить через схему совпадения 17 на счетный вход счетчика 8, уменьшая каждый раз содержимое счетчика на единицу младшего разряда (триггер 19 по

сигналу со счетчика 7 пере вернут в единичное состояние).

Начинается цикл операций сравнения обновл;яемого каждый раз содержимого счетчика с содержимым ячеек ЗУ. В конце каждого шага этого цикла-два альтернативных исхода: сигнал-отклик с устройства 3 на блок 14 появляется при опросе одной из ячеек ЗУ (в этом случае реализуется описанный алгоритм копирования Н нформации из регистров

12, 2 И 10 в регистры 2, 10 и 13, генерации очередного числа датчиком 11 и т. д. и сигнал-отклик не появился. В носледнем случае пю сигналу с блока 14 на схему 16 и 17 на единицу уменьшается содержимое счетчика 8,

и все устройство переходит к следующему шагу цикла операций сравнения.

Таким образом при помощи устройства упорядочения, включающего устройства 3-10, 22, 21, 20, 19, 17 и 16 осуществляется минимизация модуля первой разности, между соседними значениями генерируемой воследовательности случайных чисел. Иере1Д каждым актом упорядочения разыгрывается знак первой разности. В соответствии с полученным

знаком первой разности (выбор канала из счетчика и схем 7, 5, 4 или канала из счетчика и схем 8, 6, 4) и осуществляется минимизация модуля первой разности.

Изменение параметров обобщенного телеграфного сигнала (вероятности единичного состояния) гене(ратора 22 влияет на вероятность изменения знака первой разности на каждом очередном этапе упорядочения, что в конечном счете приводит к изменению ф01рмы

(вида) автокорреляционной функции генерируемой последоватешьиости чисел. Класс автокорреляционных функций существенно расшир1яется. В частности , предлагаемое устройство приводит к показательным и показательно-косинусным автокорреляционным функц.иям генерируемых последювательностей при оп;рвделевных значениях параметров обобlueiHiHOTio телеграфиОРО сигнала генератора 22.

Предмет изобретения

Датчик случайных чисел, содержащий блок управления, выходы которого подключены соответствемяо ко входам логической схемы совпадения, П редвыхОД1ного репистра, выходного регастра, устройства сратанения, регистра запоминающего устройства, выходНОго регистра датчика случайных чисел, датчика некоррелироваиных сл:учаЙ1Ных чисел, и чорез дешифрато|р адреса, запоминающее устройство и регистр запоминающего устройства подключены соответственно к устройству сравнения и ко входу предвыход ного регистра, одиян выход которого соединен с выходрым регистром, а другой выход - с логической схемой совпадения, выходы которой через соответствующие

счетчики импульсов и схемы совпадения пойклюнем ы ко входу логической схемы «ИЛИ, выход логической схемы «ИЛИ соединен с устройством сравнения, выход которого подключен к блоку управления, выход датчика некоррелированных случайных чисел через выходной репистр датчика случайных чисел, регистр запоминающего устройства, соединен с соответствующим входом запоминающего

устройства, выход выходного регистра подключен к выходной клемме устройства, отличающийся тем, что, с цепью расширения функциональных возможностей устройства, оно содержит блок выбора знака первой разности,

одни входы которого соединены с соответствующими выходам;и блока упра1вления, другаге входы подключены к выходам соответствующих счетчиков имнульсов, а выходы блока выбора знака первой разности иодключены соответстве«но ко входам схем совиадения и счетчиков ИМПУЛЬСОВ.