АВТОМАТИЧЕСКОЕ УСТРОЙСТВО ДЛЯ ИСПЫТАНИЙ Советский патент 1973 года по МПК G01R31/3177 

1

Изобретение относится к вычислительной и измерительной технике.

Известны автоматические устройства для испытаний типовых логических элементов-инверторов, содержащие канал проверки статических параметров, канал проверки параметров быстродействия, задающий генератор, ограничитель, буферный инвертор, инверторы, инвертор-шаблон, узел регистрации величин задержки, пороговую схему, встроенный блок питания, коммутатор, индикаторный триггер, систему сигнализации, миллиамперметр, механизм загрузки кассет, механизм подачи и контактирования и сортировочный блок.

Однако известные устройства дают недостаточную экономичность, точность Н производительность испытаний.

Целью изобретения является повьплеиие экономичности, точности и производительности испытаний.

Для этого испытуемый инвертор подключен через механизм контактирования и коммутатор к каналу проверки статических параметров, содержащему преобразователь постоянного напряжения в импульсное, вход которого подключен к коммутатору, а выход - ко входу импульсного амплитудного селектора, выход которого через коммутатор соединен :о входом индикаторного триггера.

В качестве проверяемых характеристик

транзисторного типового логического элемента-инвертора выбраны а) задержка фронта и спада зондирующего сигнала при длительности и амплитуде этого сигнала, соответствующих реальным условиям, при которых инвертор испытуемого типа имеет наибольщую задержку; б) уровень логического «нуля и логической «единицы при заданной величине сопротивления нагрузки, реализованного в виде резистора-эквивалента нагрузки.

На чертеже приведена блок-схема предложенного устройства. Устройство содерл ит испытуемый инвертор / (блок инверторов - микросхем), механизм 2 подачи и контактирования, коммутатор 3, задающий генератор 4, диодный ограничитель 5, буферный инвертор 6, группа вспомогательных инверторов 7, 8, 9, 10, П, 12,

объединенных в блоке 13, группа вспомогательных инверторов 14, 15, объединенных в блоке 16, схема 17 сравнения временных интервалов, пороговая схема 18, индикаторный триггер 19, инвертор-шаблон 20, первый канал 21, второй канал 22, преобразователь 23,

амплитудный импульсный селектор 24, блок питания 25, миллиамперметр 26.

При проверке величины задерл ки испытуемый транзисторный типовой логический элемент-инвертор / (блок инверторов - микросхем) устанавливают в механизме 2 подачи и

контактнрозакия и через коммутатор о подключают в разрыв цепочки инверторов, об ьединепных в блоке 13, между инверторами 7 и 5, при этом ко входу и выходу испытуемого инвертора подключаются резисторы, имитирующие реальный граничный случай, соответствующий иаибольщей величине задержки. Эта имитация дополняется соответствующим выбором длительности импульсов задающего генератора 4, подаваемых через коммутатор 3 на диодный ограничитель 5 и буферный инвертор 6 и далее на цепочки инверторов, объединенных в блоках 13 и 16. В разрыв цепочки инверторов между инверторами 14 и 15 включают инвертор-шаблон 20 с переменным временем задерн ки, но достаточно стабильным по величине во времени. В разрыв цепочки инверторов, объединенных в блоке 13, между инверторами 7 и 8 включают испытуемый инвертор ) через коммутатор 3 и механизм 2.

Схему устройства при его изготовлении или проверке настраивают так, чтобы схема 17 сравнения временных интервалов выдавала сигнал с амплитудой, равной порогу срабатывания пороговой схемы 18 в том случае, если величина задержки испытуемого инвертора (измеренная измерительным прибором, например осциллоскопом) имеет максимально допустимую величину.

При превыщении задержкой в испытуемом инверторе допустимой величины схемы 17 сравнения временных интервалов выдаст сигналы, достаточные для срабатывания пороговой схемы 18, что вызовет срабатывание индикаторного триггера 19, реле в цепи которого замкнет контакты питания индикаторной лампочки и контакты сортировочного механизма.

Когда устройство используется в режиме измерения величины задержки в испытуемом инверторе, оператор вращает ручку регулятора задержки в инверторе-щаблоне 20 группы инверторов блока 16 до момента загорания индикаторной лампочки, после чего со шкалы регулятора (предварительно проградуированной, например, по осциллоскопу) считывает измеряемую величину. При разбраковке испытуемых инверторов по величине допустимой задержки тестовые сигналы подаются автоматически и, в случае превыщения допустимой величины задержки в испытуемом инверторе, вместе с загоранием индикаторной ламночки подается сигнал на прекращение измерений, извлечение микросхемы из контактного устройства механизма загрузки и укладку микросхемы в соответствующее отделение разгрузочного контейнера.

Построение первого канала 21 обеспечивает проверку задержки как спада импульса на выходе испытуемого инвертора, так и задержку фронта выходного импульса относительно зондирующего импульса.

При ироверке задержки спада выходного импульса коммутатор 3 обеспечивает прохождение импульса по цеиочке инверторов, объединенных в блоке 13, в следующем порядке:

ограничитель 5 - инвертор 6 - инвертор 9- коммутатор 3 - инвертор 7 - коммутатор 3- инвертор 10 - коммутатор 3 - механизм 2 - испытуемый инвертор / - механизм 2 - коммутатор 3 - инвертор 8 - коммутатор 3 - инвертор // - инвертор 12 и далее на узел 17 регистрации задержки. При ироверке задержки фронта выходного импульса в цепочке инверторов, объединенных в блоке 13, обеспечивается следующая последовательность включения инверторов: ограничитель 5 - инвертор 6 - инвертор 9 - коммутатор 3 - инвертор 10 - коммутатор 3 - механизм 2 - испытуемый инвертор / - механизм 2 - коммутатор 3 - инвертор 8 - коммутатор 3 - инвертор 7 - коммутатор 3 - инвертор // --инвертор 12 и далее на схему 17 сравнения временных интервалов.

Таким образом, при неизменных условиях 0 работы испытуемого инвертора на его вход поддается то положительный, то отрицательный сигнал, а регистрация задержки в обоих случаях производится в схеме 17 по заднему фронту, что очень ее упрощает. 5 Так как задержки спада и фронта выходного импульса в инверторе обычно разные, то при разбраковке инверторов коммутатор 3 обеспечивает соответствующее изменение задержки в цепочке инверторов, объединенных 0 в блоке 16, то есть меняется задержка в инверторе-щаблоне 20. При разработке указанные переключения производятся автоматически, а при измерениях - вручную.

Второй канал 22 описываемого устройства, 5 предназначенный для измерения статических параметров типовых логических элементов-инверторов, состоит из преобразователя 23 постоянного напряжения на выходе инвертора в пропорциональный импульсный сигнал и 0 импульсного амплитудного селектора 24 с регулируемым уровнем опорного напряжения. Выход амплитудного селектора через коммутатор 3 подключен к индикаторному триггеру 19.

5 При измерении уровня логического «нуля: или «единицы оператор вращает регулятор опорного напряжения до момента срабатывания индикаторного триггера (загорания индикаторной лампочки), после чего считывает величину постоянного уровня напряжения на щкале регулятора, предварительно проградуированной по вольтметру.

При разбраковке инверторов по допустимой величине уровня постоянного выходного напряжения на вход испытуемого инвертора / автоматически подаются входные напряжения с блока питания 25 в зависимости от измеряемого параметра (уровня «нуля-- или «единицы) и внещних условий.

Опорные напряжения, подаваемые через коммутатор 3 с блока питания 25, меняются в соответствии с изменением входных напряжений и внещних условий. Указанные подключения выполняет схема коммутации, которая может управляться оператором или автоматически, переходя от измерения к измерению через промежутки времени, задаваемые реле времени. Такое построение канала проверки статических параметров транзисторных элементов-инверторов позволяет избавиться от внешних индикаторных устройств, легко и просто считывать уровень напряжения по предварительно проградуированной шкале регулятора опорных напряжений, без особых трудностей построить коммутатор, обеспечивающий автоматическую подачу на вхоп испытуемого инвертора соответствующего напряжения, схем уровня напряжения на выходе инвертора, подачу требуемого опорного уров ня и индикации уровня напряжения на выходе испытуемого инвертора с помощью амплитудного импульсного селектора, работающего на индикаторный триггер, который управляет свечением индикаторной лампочки и работой сортировочного механизма «годен - «не годен.

Измерение потребляемого тока испытуемого инвертора производится путем подключения миллиамперметра 26 коммутатором 3 в цепь питания инвертора / при одновременной подаче на вход инвертора / соответствующего данной проверке напряжения.

Предмет изобретения

АЕтоматическое устройство для испытаний

транзисторных типовых логических элементовинверторов, содержащее канал проверки статических параметров, канал проверки параметров быстродействия, задающий генератор, ограничитель, буферный инвертор, инверторы,

инвертор-щаблон, узел регистрации величины задержки, пороговую схему, встроенный блок питания, коммутатор, индикаторный триггер, систему сигнализации, миллиамперметр, механизм загрузки кассет, механизм подачи и коитактирования и сортировочный блок, отличающееся тем, что, с целью повышения экономичности, точности и производительности испытаний, испытуемый инвертор подключен через механизм контактирования и коммутатор

к каналу проверки параметров быстродействия, содерлчащему преобразователь постоянного напряжения в импульсное, вход которого подключен к коммутатору, а выход - ко входу импульсного амплитудного селектора,

выход которого через коммутатор соединен со входом индикаторного триггера.