УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ ПРОВЕРКИ МОНТАЖА Советский патент 1974 года по МПК G01R31/02 

:1

Предлагаемое устройство относится к области цифровой вычислительной техники и может быть использовано в системах автоматизированного контроля проводного монтажа радиотехнических объектов большого объема.

Известны устройства для проверки схем соединения, содержащие блок ввода программы проверки, соединенный со входом коммутатора и адресного регистра, память - анализатор цепи, первый и второй входы которой соединены с первыми выходами коммутатора и адресного регистра. Первый вход блока вывода информации соединен со втоpbiiM выходом адресного регнстра. Блок анализа и управления связан с блоком ввода программы проверки, коммутатором, адресным регистром и блоком вывода информации.

Недостатком известных устройств являются относительно большие потери времени при анализе исправных цепей и недостаточно высокое быстродействие при анализе неисправных цепей.

Предлагаемое устройство отличается тем, что оно содержит блок опроса ошибок, связанный с анализатором цепи и с блоком анализа и управления, который соединен с анализатором цепи. Выход блока опроса ошибок соединен со вторым входом блока выхода

информации, третий вход которого соединен со вторым выходом коммутатора.

Другим отличием предлагаемого устройства является то, что в нем анализатор цепи

состоит из двух схем «ИЛИ и запоминаюших элементов, содержащих схему совпадения «недостающих цепей, схему совпадения «лишних цепей и схему памяти, выход которой соединен с первым входом схемы совпадения «лишних цепей, второй вход которой соединен со входом схемы совпадения «недостающих цепей. Выходы схем совпадения «лишних цепей и схем совпадения «недостающих цепей всех элементов памяти анализатора цепи соединены со входами первой и второй схем «ИЛИ соответственно.

Предлагаемое устройство отличается также тем, что в нем блок опроса ошибок содержит последовательно соединенные анализаторы ошибок от первой до п-ой ступени, я последовательно связанных друг с другом регистров-дешифраторов, соединенных с соответствующими анализаторами ошибок, и генератор тактовых импульсов, выход которого соединен со входами всех регистров-дешифраторов.

Еще одним отличием предлагаемого устройства является то, что в нем блок анализа и управления содержит схему анализа исправных цепей, схему анализа цепей с «лишними соединениями и схему разрешения чтения, вход которой соединен с первым выходом схемы анализа цепей с «лишними соединениями. Выходы схем анализа цепей с «лишними н с «недостаюаими соединениями соединены с соответствующими входами схемы анализа исправных цепей, выход которой соединен с первыми входами схем анализа цепей с «лишними и «недостаюш,ими связями, а вторые входы всех схем анализа цепей соответственно объединены. Это позволяет сократить время анализа за счет немедленного получения сигнала «исправно по введении в устройство всех адресов точек исправной цепи. Увеличение быстродействия получается также за счет вывода (в ходе ввода программы) оторванных от проверяемой цепи, т. е. за счет исключения последовательного опроса при проверке цепей, имеюш,их только «недостаюш,ие связи. Предлагаемое устройство позволяет осуществлять целенаправленный поиск адресов точек, имеющих «лишние соединения с проверяемой цепью, избежать последовательпый перебор и исключить повторные проверки как исправных цепей, так и цепей, имеюп;их только «лишние связи. На фиг. 1 представлена блок-схема устройства для автоматической проверки монтажа; па фиг. 2 - блок-схема анализатора цепи; на фиг. 3 - блок опроса ошибок; на фиг. 4 - блок анализа и управления. Устройство для автоматической проверки монтажа содержит объект проверки /, блок ввода программы 2 проверки, коммутатор 3, адреспый регистр 4, анализатор цепи 5, представляющий собой оперативную память, блок опроса ошибок 6, блок анализа и управления 7 и блок вывода информации об ошибках 8. Объект проверки / соединяется своими входами со входами анализатора цепи 5 и выходами коммутатора 3. Выход блока ввода программы 2 проверки соединен со входами коммутатора 3 и адресного регистра 4, а вход блока ввода программы 2 соединен с выходом блока анализа и управления 7. Выход коммутатора 3 соединен со входамп блока анализа и управления 7 и блоком вывода информации об ошибках 8, а вход коммутатора 3 соединен с выходом блока анализа и управления 7. Выходы адресного регистра 4 соединены со входами анализатора цепи 5, блоков анализа и управления 7 и вывода информации об ошибках 8, вход адресного регистра 4 соединяется с выходом блока анализа и управленпя. Выходы анализатора цепи 5 соединены со входами схемы оироса ошибок 6 и блока анализа и управления 7, а вход - с выходом этого блока. Выходы схемы опроса ошибок 6 соединены со входами блоков анализа и управления 7 и вывода информации об ошибках S, а вход этой схемы соединен с выходом блока анализа и управления 7. Выход блока анализа п управления 7 соединяется со входом блока вывода информации об ошибках 8, а вход блока соединен с выходом блока вывода информации об ошибках 8. Работа устройства для автоматической ироверки монтажа происходит в следующей последовательности. Из блока ввода программы 2 в коммутатор 3 заносится адрес первой точки проверяемой цепи, и коммутатор на соответствующую точку объекта проверки / подает возбуждающий уровень, который по монтажным проводам проверяемой цепи поступает и на соответствующие точки анализатора цепи. При дальнейшем вводе программы проверки последующие адреса точек проверяемой цепи через адресный регистр 4 поступают на входы анализатора цепи 5, сопряженные с теми входами, на которые поступило возбуждающее напряжение от коммутатора 3 по монтажным проводам. Все адреса точек, вводимых в анализатор цепи 5 через адресный регистр 4, запоминаются там, и в блок анализа и управления 7 в зависимости от состояния проверяемой цепи могут быть выданы следующие сигналы: «цепь исправна, «цепь имеет «недостающую связь (обрыв) и «цепь имеет «лищнюю связь (соединение). По сигналу «цепь исправна блок анализа и управления 7 приводит в исходное состояние анализатор цепи, и в коммутатор 3 запишется адрес первой точки следующей цепи, процесс проверки которой пойдет в вышеописанной последовательности. Сигнал «цепь имеет «недостающую связь ;(обры1в) поступает в блок анализа и управления 7 из анализатора цепи 5 в момент ввода адреса оборванной точки. По этому сигналу блок анализа и управления дает команду на вывод из адресного регистра 4 информации об адресе обнаруженной недостающей связи. По окончании вывода этой информации блок анализа и управления 7 дает разрешение на продолжение проверки. По окончании ввода программы этой цепи блок анализа и управления 7 разрешает ввод в коммутатор 3 и адресный регистр 4 гюдпрограммы ироверки цепи, по которой аналогично выявляются другие случаи об|)ыва проверяе.мой цепи, если они в ней есть. В случае выдачи сигнала «цепь имеет «лишнюю связь (соединение) по окончании ввода в анализатор цепи 5 всей программы проверки цеии блок анализа и управления 7 выдает сигнал о прекращении ввода программы проверки и разрешает работу блока опроса ошибок 6, который, найдя адрес, останавливается и через блок анализа и управления 7 дает команду вывода адреса найденной «лишней точки для проверяемой цепи. По окончании вывода информации блок опроса ошибок 6 продолжает опрос, а по окончапип опроса всех точек через блок аналпза и управления 7 подает разрешение на дальпейшпй ввод программы без разрешенпя чтенпя подпрограммы проверки цепи.

Если во время реализации подпрограммы проверки цепи, имеющей обрывы, обиаружпваются оборванные участки с «лишними соединениями, то они проходят проверку аналогично цепи с «лишними связями.

Анализатор цепи, построенный из однотипных элементов (число которых равно числу точек подключения в объекте проверки), состоящпх из двух схем совпадения и схемы памяти, содержит схемы совиаденпя 9 «недостающих связей, схемы памяти 10, схему совпадения // «лишних связей, .схему «ИЛИ 12 канала «недостающих связей п схему «ИЛИ 13 канала «лишних связей.

Соединение схем совпадения и памяти в элементе анализатора цепи оперативной памяти осуществлено следуюшим образом.

Каждая точка подключения объекта проверки / соединена со входами схем совпадения 9 и 11, соответствующий выход адресного регистра 4 соединен со входом схемы совпадения 9 и входом схемы памяти 10 па другой вход схемы памяти подключен выход блока анализа и управления 7. Выход схемы совпадения 9 соединен со входом схемы «ИЛИ 12, общей для всех других элементов анализатора цепи. Выход схемы памяти 10 соединен со входом схемы совпадения 11, выход которой соединен с соответствующим входом схемы опроса ошибок 5 и со входом схемы «ИЛИ 13, общей для всех других элементов анализатора цепи. Выходы схем «ИЛИ 12 и 13 соединены со входами блока анализа и управления 7.

Работа элемента анализатора цепи проходит следующим образом.

Если данная точка входит в состав проверяемой цепи, то на нее от коммутатора 3 по монтажным проводам задается разрещающий (возбуждающий) уровень, который поступает на входы схем совпадения 9 и 11. Элемент памяти со своего выхода в исходном состоянии дает на второй вход схемы совпадения 11 также разрещающий уровень, что обусловит на выходе этой схемы уровень совпадения, через который через схему «ИЛИ 13 поступает в схему анализа и управления как сигнал «лищняя связь. Во время ввода программы проверки данной цепи из адресного регистра 4 выдается сигнал заииси, который, поступив на вход схемы совпадения 9, вызовет на ее выходе сигнал отсутствия обрыва, который поступит в блок анализа и управления 7 через схему «ИЛИ 12, кроме того, сигнал заииси, попав на вход схемы памяти W, вызовет ее переход из нулевого в единичное состояние, в результате чего с выхода схемы памяти 10 на вход схемы совпадения 11 поступит запрещающий уровень, который прекр:атит на выходе этой схемы выдачу уровня совпадения.

что будет означать, что эта точка не является «лишней для проверяемой цепи.

Если данная точка оторвана от проверяемой цеии, то в этом случае на входы схем совпадения 9 11 от коммутатора 3 не поступает разрешающего уровня, поэтому сигнал записи не вызовет на выходе схемы совпадения 9 сигнала отсутствия обрыва, а переход схемы памяти 10 в единичное состояние оста0 нется без последствпй.

Если даиная точка является «лишней для проверяемой цепи, то после окончания ввода всей программы проверки данной цепи схема памяти 10 останется в исходном состоянии, 5 так как адреса этой точки ист в программе, следовательно, по этому адресу ис выдается и сигнала заппси, поэтому по окопчании ввода программы проверки данной цепи с выхода схемы совпадения // продолжается выдаваться уровень совпадения - сигнал «лищней связи.

Возврат анализатора цепи в исходном состоянии производится сигналом гашения, выдаваемым блоком анализа и управления 7 ио окопчанпп проверки каждой цепи.

Как видно из изложенного, анализатор цеии, представляющий сумму вышеописанных элементов по колпчеству точек объекта проверки, позволяет проверить исправность цепи 0 и налнчпе в ней ощибок. Признаком исправной цепи является выдача по каждой ее точке сигнала отсутствия обрыва (сигнал безобрывности) и прекращение выдачи сигнала «лишняя связь иосле окончания ввода в анализатор цепи адреса последней точки программы проверки данной цепи, следовательно, скорость ироверки исправной цепи определяется только скоростью ввода ирограммы проверки.

0 В тех случаях, когда цепь имеет «недо стающие связи, то есть обрывы, то они обнаруживаются по отсутствию сигнала безобрывностп по адресу проверяемой точки, следовательно, информация об обрыве монтажа 5 может легко выводиться одновременно с вводом ирограммы, для этого необходимо и достаточно, чтобы скорость работы вывода была бы по мепьшей мере равна скоростп ввода программы проверкп.

50 При наличии лишних связей у проверяемой цеии, о чем говорит сигнал «лишняя связь, сохраняющийся после окончания ввода программы проверки данной цепи, потребуется остановка ввода программы проверки и включение схемы опроса ошпбок для выяВоТения конкретного адреса точки, в элемеите анализатора цеии которой есть сигнал «лишняя связь.

Пуск дальнейшего ввода программы про60 веркп следующей цеии осуществляется по окончании опроса ощибок.

Блок опроса 6 запускается в работу от блока анализа и управления 7 ие при проверке всех без исключения цепей, а толь65 ко для конкретизации адресов лишних связей у неисправных цепей с признаком «лишняя связь. Кроме того, блок опроса ошибок 6 для увеличения скорости работы построен так, чтобы он опрашивал в нисходяидей последовательностг только те массивы точек знализатора цеин 5, где есть признак «лишняя связь. Блок оироса ошибок содержит анализатор ошибок 1-й (младшей) ступени М, регистрдешифратор 1-й (младшей) ступени 15, анализатор ошибок 2-й ступени 16, регистр-де,шифратор 2-й ступени 17, анализатор ошибок n-fi (старшей) ступени 18, регистр-дешифратор n-fi (старшей) ступени 19, генератор тактов их импульсов 20. Выходы схем совпадения // всех элементов анализатора цепи 5 соединены со входами анализатора ошибок младшей ступени 14, где они объединяются в группы, выходы которых соединены со входами анализатора ошибок 2-й ступени /5, и та-к все укрушняющ-имися rpyin naми соединение происходит до п-й (старшей) Ступени 18, единст1зеиный выход .которой соединен с блоком анализа и управления 7. Выходы регистров-дешифраторов каждой ступенп соединены со входами анализаторов этой же ступени, а разрядные выходы регистровдешифраторов соединены с блоком вывода информации об ошибках 8. Кроме того, выход регистра-дешифратора старшей ступени 19 соединен со входом регистра-дешифратора последуюи;ей младшей ступени 17, а выход регистра-дешифратора младшей ступени 15 соединен со входом блока анализа и зправления 7. В свою очередь, выход блока анализа и управления соединен со входом регистрадешифратора младшей ступени 15, выход которой подан на вход регистра-дешифратора последующей старшей ступени 17 и так до самой старшей ступени регистра-дешифратора п-п ступени 19, выход которой соеди 1ен со входом блока анализа и управления 7. Кроме того, еше один выход блока анализа и управления 7 соединен со входом регистра-дешифратора старшей ступени 19. Выход генератора тактовых имиульсов 20 соединен со входами регистров-дешифраторов всех ступеней. Работа ступеичатого опроса ошибок идет в следующем иорядке: если из анализатора цепи хотя бы по одной точке поступпт сигнал «лишняя связь, то он, проходя от младших ступеней анализаторов ошибок 1-й ступени 14, дойдет до старшей ступени анализатора оши бок л-й ступени 18 и с ее выхода придет в блок анализа и управления 7, который выдаст сигнал на вход старшей ступени регистра-дешпфратора п-й ступени 19, по которому от генератора тактов по очереди проверяются входы старшей ступени опроса ошибок на наличие сигнала «лишняя связь, при обнаружении первого входа с этим признаком, дальнейший опрос в старшей группе анализатора ошибок л-й ступени 18 прек/ращается и передается в последующую младшую группу и так до тех пор, пока в самой младшей ступени анализатора ошибок 1-й ступени 14 не обнаруживается первая точка с сигналом «лишняя связь, а с регистра-дешифратора 1-й ступени 15 в схему анализа и управления выдается сигнал: «лишняя точка найдена. По этому сигналу с разрядных выходов регистров-дешифраторов всех ступеней в устройство вывода поступит адрес точки, являющейся «лишней для проверяемой цени. По окончании вывода адреса обнаруженной точки из блока анализа и управления 7 на вход младшей ступени регистрадешифратора 1-й ступени 15 приходит сигнал, разрешающий «ступенчатое выявление «лишних точек старших адресов, по окончании ступенчатого опроса ошибок с выхода старшей ступени регистра-дешифратора /.-й ступени 19 в блок аиализа и управления 7 посылается сигнал окончания оироса ошибок, в результате чего блок анализа и управления снимает со входа регистра-дешифратора л-й ступени 19 разрешение работы схемы опроса ошибок. Использование стуиенчатого опроса ошибок по сравнению с последовательным опросом каждой точки в значительной степени позволяет сократить время опроса (в 100-500 раз), что особенно проявляется при большом количестве опрашиваемых точек. Блок анализа и управления содержит схему анализа исправных цепей 21, схему анализа цепей с «лишними соединениями 22, схему анализа цепей с «недостающими соединениями 23, схему разрешения чтения подпрограммы проверки цепей с недостающими соединениями 24. В блоке анализа и управления входы всех трех цепей анализа соединены с соответстеуюппмп выходами коммутатора 3, адресного регистра 4, анализатора цепи 5 п блока вывода информации об ошибках 8. Выход схемы анализа исправиых цепей 21 соединен со входами анализатора цепи 5, блока ввода программы проверки 2 и входами схем анализа цепей с «лишними соединениями 22 и «недостающими соедппениями 23. Один выход схемы анализа цепей с «лишними соединения.ми 22 соединен со входом блока вывода информации об ошибках 8, другой - со входом блока ввода программы 2 проверки цепи, третий - со входом схемы опроса ошибок 6 и четвертый - со входом схемы апализа исправных цепей 21. У схемы анализа цепей с «недостающими соединениями 23 один выход соединен со входом блока ввода программы 2 проверки, другой - со входом блока вывода информации об ошибках 8, третий - со входом схемы разрешения чтения подпрограммы проверки цепей с недостающими соедипениями 24 и четвертый - со входом схемы анализа исправных цепей 21. Работа блока анализа и управления характеризуется таблицей.

Сигнал

И а и Л е н о в а н и е Откуда 1

Таблица

П;5оверяемая цепь

Нспт-авная

Лглиняя свяд| в начале цепи и обрыв

Продолжение таблицы

11

«Лкпшяя связь «Псдостаюиая связь Оплюка найдена Опрос опшбок окончен Вывод пифор.мацип

окончен Г а HI е н II е Запрет гапюннн по

«лишним СПЯЗЯД

Разрсиюние опроса ошибок

Вывод информации

Ввод программы

Разрешение чтения

нодирограммы Занрет ган1ен11я по

«недостающим связя Информация об оишбка

Условные обозначения в таблице следующие: 1Т1, 1Т4, 1Т7, 1Т8, 1Т12 и 1ТГ5 - начальные точки ценей соответственно с адресами: «1, «4, «7, «9, «12 и 2Т2, 2Т5, 2Т10, 2Т13 - последующие точки цепей соответственно с адресами: «2, «5, «10 н КЦЗ, КЦ6, КЦ8, КЦП, КЩЗ, КЦ14 - конечные точки цепей соответственно с адресами: «3, «6, «8, «11, «13 н ПП5, ПП13, ПП16 -последующие точки в подпрограмме проверки соответственно с адресамп: «5, «13

12

Продолжение таблицы

и КПП6, КПП8, КПП14, КПП17 - конечные точки цепей в подпрограмме с адресами: «6, «8, «14 и Нснгпал есть,

- сигнала нет, р - разрещенне, з - запрет, ЛС- «лищняя связь (адрес).

Вывод информации работает при одном разрешении (либо с 22, либо с 23). Ввод программы работает при двух разрешепиях (и с 22, и с 23).

Таблица составлена для проверки следующих конкретных цепей: ЛС-3i о.-- // недостающаз (о5.г)ы1 .яяя сдязь Из таблицы видно, что блок анализа и управления в соответствии с поступающими в него сигналами осуществляет: восстановление исходного положения анализатора цепи после полного окончания проверки исправных и неисправных цепей; управление работой блока ввода программы проверки, вывода информации об ощибках н схемы опроса ошибок; разрешение чтения подпрограммы проверки в цепях с «недостающими связями; вывод необходимых и достаточных данных о конкретном электрическом состоянии ошибочных цепей при любом характере ошибок («лишняя связь, обрыв с «лишней связью в начале цепи, обрыв с «лишней связью в конце цепи, несколько обрывов в одной цепи). Таким образом, сушественное повышение скорости проверки монтажа оправдывает и делает целесообразным примепение высокоскоростных устройств ввода программы проверки, так как до минимума сокращает «стоповое время работы вводного устройства. Если для определенности принять, что в объекте проверки в среднем псправные цепи составляют 94%, цепи только с «недостающими соединениями - 2%, цепи только с «лишними соединениями - 2%, цени с комбинированными ошибками (и «лишние, и «недостающие связи) - тоже 2%, то затрата времени при прочих равных условиях на исключение опроса точек исправных цепей и цепей с «не 23 раза достаю1Ц ми СВЯЗЯМИ Судет в меньше, чем при их опросе. Следовательно, з таком же соотношении уменьшится и «стоповое время вводного устройства, в результате чего дальнейшее быстродействие проверки 1Г)равильпости электрического монтажа можно вести не только за счет по1вышепия тактовой частоты устройства, но п за счет пспользованпя высокоскоростных механизмов ввода программы проверки. Наличие ступенчатого опроса ошибок делает эконо.мию времени еще более значительной. Предмет изобретения 1.Устройство для автоматической проверки монтажа, содержащее блок ввода программы проверки, соединенный со входом коммутатора и адресного регистра, анализатор цепи, первый и второй входы которого соединены с первыми выходами коммутатора и адресного регистра, блок вывода информации, первый вход которого соединен со вторым выходом адресного регистра, и блок анализа и управления, связанный с блоком ввода программы проверкп, коммутатором, адресным регистром и блоком вывода информации, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит блок опроса ошибок, связанный с анализатором цепи и с блоком аиализа и управления, который соединен с анализатором цеии, выход блока опроса ошибок соединен со вторым входом блока вывода информации, третийвход которого соединен со вторым выходом коммутатора. 2.Устройство по п. 1, отличающееся тем, что в нем анализатор цепи состоит из двух схем «ИЛ1-1 и запоминающих элементов, содержащих схему совпадения «недостающих цепей, схему совпадения «лишних цепей и схему памяти, выход которой соединен с первым в.ходом схемы совпадения «лишних цепей, второй вход которой соединен со входом схемы совпадения «недостающих цепей, а выходы схем совпаденпя «лишних цепей и схем совпадения «недостающих цепей всех элементов анализатора цепи соединены со входами первой и второй схем «ИЛИ соответственно. 3.Устройство по пп. 1 п 2, отличающееся, тем, что в нем блок опроса ошибок содержит последовательно соединенные апализаторы ощибок от первой до «-ой ступени, п последовательно связанных друг с друго л регистров-дешифраторов, соединенных с соотвстствуюш.ими анализаторами ошибок, и генератор тактовых пмпульсов, выхпд которого соединен со входамп всех регистров-дешифраторов. 4.Устройство по пп. , 2 п 3, от.-тичаю1цгеся. тем, что в нем блок анализа и управления содержит схему анализа псправпых цепей, схему апалмза цепей с «лишними соединениями, схему анализа цепей с «псдостаюгцпмп соедикениямп п схему )азрешеппя чтения, вход которой соединен с первым выходом схемы аиализа цепей с «лишн мп соединениями, выходы схем анализа цепей с «лишними п «недостаюи1,ими соединениями соедш ены с соответствующими входамп схемы аиализа исправных цепей, выход которой соединен с первыми входами схем анализа цепей с «лишними и «педостаюи1.имп связями, а вторые входы всех схем анализа цепей соответственно объединены.

Фиг/