Селектор минимальной длительности Советский патент 1974 года по МПК H03K5/18 

1

Предлагаемое изобретение касается радиотехники и может быть и-сиользовано в устройствах обработки .информации.

Известные селекторы, соде|ржащие линию задержки и схему Совпадения, характеризуются невозможностью получения «а выходе селектора илшульсов, у которых длительность равна длительности входных импульсов.

Цель изобретения - восстановление длительности выходного сигнала до длительности входного сигнала.

Для этого выход указанной схемы совпадения соедииен через .первый инве|ртор с первыми входами второй и третьей схем совпадений, а выход линии задержки соединен через второй инвертор со вторым входом третьей схемы сов.падения, причем выходы второй и третьей схем совпадения подключены ко входам схемы ИЛИ, выход которой соединен со вторым входом второй схемы совпадения и со входом третьего инвертора.

Сущность изобретения заключается в том, что в схему селектора, состоящую из линии задержки 1 и схемы «И 2 дополнительно введены три инвертора 3, 4 и 5, две схемы 6 и 7 и схема «ИЛИ 8, причем выход схемы «И 2 соединен через инвертор 3 с первыми ъходамп схем «И 6 и 7. Выходы схем 6 и 7 соединены со входами схемы «ИЛИ 8, а выход

схемы «ИЛИ 8 соединен со вторым входом схемы 6 и через инвертор 5 с выходом селектора. Второй вход схемы 7 соединен через инвертор 4 с выходом линии задержан 1 и

со вторым входом схемы 2.

На фиг. 1 приведена схема селектора, на фиг. 2 - временная диапрамма, поясняющая работу селектора в различных точках. В начальном состоянии при отсутствии сигнала на входе «а селектора на выходах инверторов 3 и -4 будут единичные уровни, которые поступают на входы схемы 7, а с выхода схемы 7 через схему «ИЛИ 8 единичный уровень поступает на второй вход схемы

6. На выходе селектора в этом случае вырабатывается -нулевой уровень (отсутствие сигнала).

При поступлении на вход селектора импульса, длительность которого превышает

время задержки линии задержки, на выходе

схемы 2 вырабатывается импульс единичного

уровня, который инве1ртируется инвертором 3

и .поступает на первые входы схем 6 и 7. На

второй вход схемы 7 с выхода инве ртора 4

поступает задержанный на время задержки

линии задержки 1 входной им.пульс нулевого

уровня. В этом случае на выходах схем 6 и

7 будут вырабатываться импульсы нулевого

уровня, которые через схему «ИЛИ поступают на вход инвертора 5 и на второй вход схемы 6. На выходе селектора в этом случае будет вырабатываться импульс единичного уровня.

Как только имлульс единичного уровня закончится яа выходе схемы 2, на первые входы схем 6 и 7 поступит с инвертора 3 потенциал единнчиого уровня, «о так как на второй вход схемы 7 поступает задержалный входной импульс нулевого уровня, а на второй ВХОД схемы 6-выходной импульс нулевого уровня, то на выходе селектора будет поддерживаться импульс единичного уровня до тех пор, пока на второй вход схемы 7 поступает задержанный входной импульс .нулевого уровня.

По окончании на втором входе Схемы 7 пмпульс нулевого уровня «а выходе схемы 7 выработает импульс единичного уровня, который че|рез схему 7 поступает «а .второй вход схемы 6 и на вход инвертора 5. На входе селектора установится потенциал нулевого уровня.

Предмет изобретения

Селектор минимальной длительности, содержащий схему совпадения, на пер-вый вход которой входной сигнал подан непосредственно, а на второй через линию задержки, отличающийся тем, что, с целью восстановления длительности выходного сигнала по длительности входного сигнала, выход указанной схемы совпадения соединен через первый инвертор с первыми входами второй и Т|ретьей схем совпадений, а -выход линии

задержки соединен через второй инвертор со вторым входом третьей схемы совпадения, причем выходы второй и третьей схем совпадения подключены ко входам схемы «ИЛИ, выход которой соединен со вторым

входом схемы совпадения и со входом третьего и.нвертора.