Многоканальный цифровой коррелятор Советский патент 1975 года по МПК G06F17/15 

Изобретение относится к области специализированной цифровой вычислительной техники, предназначенной для аналога случайных процессов. Известны многоканальные цифровые корреляторы, содержащие квантователи входных сигналов, подключенные к соответствующим усилителям-ограничителям, первый из которых подключен к дискретной линии задержки, схемы умножения знаковых сигналов в каждом канале, первые г-ходы-которых соединены с выходом второго усилителя-ограничителя, а вторые - с выходами дискретной линии задержки, канальные сумматоры-усреднители, соединенные с блоком регистрации. Определение корреляционной функции с помощью релейного коррелятора происходит со статистической погрешностью, зависящей от времени накопления. Целью изобретения является уменьшение погрещностп при определении релейной корреляционной функции при заданном времени накопления. Описываемый коррелятор отличается тем, что содержит первую и вторую схемы выделения модулей, вторую дискретную линию задержки, канальные сумматоры, релейные схеiMbi умножения, подключенные входами к выходам канальных схем умножения знаковых сигналов и к выходу канальных сумматоров, первые входы которых соединены с выходами второй дискретной линии задержки, а первые - с выходами первой схемы выделения модуля, подключенной входом к первому квантователю входного сигнала; вторая схема выделения модуля соединена входом со вторым квантователем входного сигнала, а выходом-со второй дискретной линией задержки; выходы релейных схем умножения подключены в каждом канале к сумматорамусреднителям. Блок-схема коррелятора ноказана на чертеже. Многоканальный цифровой коррелятор имеет в качестве входных устройств квантователи I, 2 входных сигналов по уровням, выходы которых подключены ко входам усилителей-ограничителей 3, 4, осуществляющих выделение знаковых сигналов, и входам нелинейных блоков-схем 5 и 6 выделения модулей. К выходу усилителя-ограничителя 3 последовательно подключены элементы дискретной линии задержки 7 так, что каждый дискретный злемент задерживает ограниченный знаковый сигнал на заданную величину времени. Выход схемы 6 также подключен ко входу дискретной линии задержки 8, каждый дискретный элемент которой задерживает модуль второго сигнала на указанную заданную величину. Выход дискретного элемента задержки 7 в каждом канале подключен ко входу схем 9 умножения знаковых сигналов, ко

вторым входам которых подключен выход усилителя-ограничителя 4. Выход схемы 5 подключен к входам сумматоров 10 модулей сигналов каждого канала коррелятора, ко вторым входам которых подключены выходы элементов задержки 8. Выходы сумматоров 10 в каждом канале подключены к входам релейных схем умножения 11, ко вторым входам которых подключены выходы схем 9 каждого канала. Выходы релейных схем умно кения подключены к входам сумматоров 12, выходы которых - к входам блока 13 регистрации.

Работа многоканального коррелятора описывается следующим соотношением

N

)1 + )11х

Xsignxi(( + K)sigayt,(i),

где Ф(т)-накапливаемая оценка корреляционной функции; Xi(t) -сигнал, квантованный цо уровням; yi(t+Kt) - сигнал, квантованный по уровням и сдвинутый относительно Xi(t) во времени; , 1, 2,... т.

С помощью описываемого многоканального цифрового коррелятора можно получать оценки релейной корреляционной функции с большей точностью, чем с помощью известных блок-схем релейных корреляторов за то же время анализа.

Предмет изобретения

Многоканальный цифровой коррелятор, содержащий квантователи входных сигналов, подключенные к соответствующим усилителям-ограничителям, первый из которых под.ключен к дискретной линии задержки, схемы умножения знаковых сигналов в каждом канале, нервые входы которых соединены с выходом второго усилителя-ограничителя, а вторые - с выходами дискретной линии задержки, канальные сумматоры-усреднители, соединенные с блоком регистрации, отличающийся тем, что, с целью повышения точности коррелятора, он содержит первую и вторую схемы выделения модулей, вторую дискретную линию задержки, канальные сумматоры, релейные схемы умножения, подключенные входами к выходам канальных схем умножения знаковых сигналов и к выходу канальных сумматоров, первые входы которых соединены с выходами второй дискретной линии задержки, а первые - с выходами первой схемы выделения модуля, подключенной входом к первому квантователю входного сигнала; вторая схема выделения модуля соединена входом со вторым квантователем входного сигнала, а выходом - со второй дискретной линией задержки; выходы релейных схем умножения подключены в каждом канале к сумматорам-усреднителям.