Преобразователь полярных координат вектора в прямоугольные Советский патент 1975 года по МПК G06G7/22 

1

Изобретение относится к области автоматики и вычислительной техники.

Известны преобразователи нолярных координат вектора в прямоугольные, содержащие схему формирования стрОбов, выходы, которой подключены к потенциальным входам двух схем «И и к управляющим входам блока умножения, блок памяти, триггер, схему «ИЛИ и коммутатор.

Недостатком известных устройств является их относительная сложность.

Предложенный преобразователь отличается от известных тем, что в нем установочный -и счетный входы тр:иггера подключены соответственно ко входу устройства и одному из выходов схемы формирования стробов, а его выходы соединены с третьим и четвертым управляющими входами коммутатора и с управляющими входами бло.ка памяти, потенциальные входы которого подключены к шинам старших разрядов входного кода, импульсные входы - к щ«нам опорных частотных составляющих, а выходы - к импульсным входам схем «И. -Выходы схем «И подключены через схему «ИЛИ к импульсному входу блока умножения, потенциальные входы которого соединены с шинами младших разрядов входного кода, а выход подключен к информационному входу коммутатора.

На чертеже приведена схема преобразователя.

Он содержит схему формирования стробов 1, импульсно-потенциальные схемы «И 2 и 3, схему «ИЛИ 4, блок умножения 5, коммутатор 6, делители частоты 7 и 8, триггер 9, блок памяти 10 и переключатель квадрантов И.

Преобразователь координат служит для воспроизведения зависимостей:

X-V sin-,.J.

Y v cos 7 I,

где Y может изменяться в интервале 0,2jt и задается многоразрядным параллельным кодом, а V задается частотой повторения импульсов.

В устройстве осуществляется реализация множительно-синусной и множительно-косинусной зависимостей при изменении у в интервале О,/2, что равносильно формированию:

и|8шт|,)

Y cos т IДля реализации (1) во всем диапазоне изменения f дополнительно формируются знаки signJf и sign У, а также управляющие сигналы, обеспечивающие коммутацию результата функционального преобразования в каналы

sin и cos в соответствии с формулами приведения.

В основу моделирования синусной и косинусной зависимостей в интервале О, тг/2 положен метод аппроксимации функции полиномом Лагранжа в кусочно-линейной форме:

Тi

, (3)

+

i + l - Ti Т/

Тг -f I - Т

Zn+ Zn-l

COS

i lli+i - - ii

где , 2,...,n - текущий номер интервала

разбиения оси 7; Zj - ординаты в i-M узле аппроксимации функции синуса на интервале О, т:/2.

Моделирование -интерполирующих множителей ---- и осуществляется

Тл-1- Ъli + l-fi i --использованием соответственно обратного и прямого кода младших разрядов Nf. Действительно, цри представлении этой части разрядов прямым кодом имеем

ff-(ff-,)i,()г+1-ЛГ

, а обратным дд-г

где (l}i+i - ()Значения частот, моделирующих ординаты Zj, хранятся в блоке памяти 10. Наборы частот выбираются в соответствии с кодом номера интервала ()г и управляющими сигналами PI и PZ, обеспечивающими необходимое цодключение к выходу блока памяти частот для формирования синуса и косинуса в соответствии с выражением (3).

Входная частота поступает на схему формирования стробов 1, которая вырабатывает четыре одинаковых интервала времени ть Т2, тз и Т4. В течение первых двух (xiV Х/тз) формируется &iny, а в течение вторых ()-cos 7- Управление осуществляется выходными сигналами триггера 9, срабатывающего по заднему фронту (TaV), которые обеспечивают работу блока памяти 10 прямым или обратным кодом (N)i, определяющим интервал аппроксимации для подключения на входы схемы «И 2 и 3 частот t-ro ИЛИ (п - г)-го интервала коммутацией выходов блока памяти 10.

Выбранные частоты заполняют интервалы времени (TI-Т4), обеспечивая формирование

число-импульсных кодов , которые

Ff

поступают на вход блока умножения 5. Умножение на прямой или обратный код младщих разрядов Ny осуществляется в соответствии с управляющими сигналами () и (rsV) со схемы формирования стробов 1, причем по сигналу () производится умножение на прямой, а ПО сигналу () - на обратный код //-у.

Число-импульсные коды с выхода блока умножения 5, имеющие вид ( N(N-,)i

5F, AN

моделируют слагаемые выражения (3). В соответствии с управляющими сигналами PI и PZ триггера 9, определяющими моменты формирования Isinvl и Icosvl, и управляющими

1Q сигналами переключателя квандрантов 11, вырабатываемыми согласно формулам приведения

P. (i)V(3f-2.),

Л (с-)у(-з

в .коммутаторе 6 обеспечивается подключение выхода блока умножения 5 ко входам делителя частоты 7 синуса (Р.) и делителя частоты 8 косинуса (P -Pz /Pz-P), где i TiVr2, а .

Переключатель квадрантов 11 кроме управляющих сигналов РЗ и Р формирует еще и

знак ФУНКЦИЙ согласно формулам приведения:

signsin 0, если (о - ) V f - 1,

V I J

signcos 0, если (0

V(3f -2:г ч

Учитывая, что формирование число-импульсных кодов, моделирующих Isinvl в интервал времени (TI-тз) и |cos7| в интервал (тз-Т4), осуществляется с приходом импульсов Р.„, средние значения частот на входах делителей частоты 7 и 8 соответственно равны:

(Л,1-

F - F

- -г,;

ДАТ

F.,, -(

F,ДЛf /

.-, / Fzn-1+i )i+i-ff Л

+

F,

ДЛГ

Pzn-l (N,)t

+

дл

Делители частоты 7 и 8 служат для приведения диапазона выходных частот FX и Fy в соответствие с частотным диапазоном Р, и обеспечения в них относительно равномерного распределения импульсов.

В устройстве значения входных переменных представляются в следующем диапазоне:

0..макс

О N.. 2,

где определяется требуемой точностью, частотой работы элементов и значением тактовой частоты (.SSfT), причем не предъявляется каких-либо требований к пульсации входного сигнала.

Предмет изобретения

Преобразователь полярных координат вектора в прямоугольные, содержащий схему формирования стробов, выходы которой подключены к потенциальным входам двух схем «И и к управляющим входам блока умножения, блок памяти, триггер, схему «ИЛИ и коммутатор, первый и второй управляющие входы которого соединены с соответствующими выходами переключателя квадрантов, а выходы подключены к выходным делителям частоты, отличающийся тем, что, с целью упрощения преобразователя, в нем установочный « счетный входы триггера подключены соответственно ко входу устройства и одному из выходов схемы формирования стробов, а его выходы соединены с третьим и четвертым управляющими входами коммутатора -и управляющими входами блока памяти, потенциальные входы которого подключены к шинам старших разрядов входного .кода, импульсные входы - к шинам опорных частотных составляющих, а выходы - к импульсным

входам схем «И, выходы схем «И подключены через схему «ИЛИ к импульсному входу блока умножения, потенциальные входы которого соединены с шинами младших разрядов входного кода, а выход подключен к

информационному входу коммутатора.

Fr

Y

Р Sign X

Sign У