Преобразователь полярных координат вектора в прямоугольные Советский патент 1978 года по МПК G06F15/34 

(54) ПРЕОБРАЗОВАТЕЛЬ ПОЛЯРНЫХ КООРДИНАТ ВЕКТОРА В ПРЯМОУГОЛЬНЫЕ

Предложенное устройство относится к автоматике и вычислительной технике и может быть использовано в качестве автономного устройства для преобразования координат либо в составе вычислителя при решении различного рода специальных задач. Известно частотно-импульсное тригонометрическое устройство для вычисления тригонометрических функций, содержащее блок определения интервалов, датчики образцовых частот, логическое триггерное кольцо, следящие системы, блок выдачи результатов 1. Однако в нем значительны аппаратурные затраты, обусловленные выбранным способом формирования линейного участка функции, в соответствии с которым на каждый интервал аппроксимации требуется хранить два параметра; жесткие требования к пульсации входной частоты, моделирующей модуль вектора, и ее диапазону, связанные с использованием в устройстве частотно-импульсных следящих систем. Наиболееблизким по технической сущности к изобретению является преобразователь полярных координат вектора в прямоугольные 2, содержащий формирователь стробов, два элемента И, элемент ИЛИ, коммутатор, два делителя, первый триггер, блок памяти и переключатель квадрантов, а формирователь стробов содержит счетчик и третий элемент И, причем первые входы первого и второго элементов И подключены соответственно к первому и второму выходам блока памяти, а выходы первого и второго элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, единичный вы.ход первого триггера подключен к первому входу блока памяти и первому входу коммутатора, а нулевой выход первого триггера подключен ко вторым входам блока памяти и коммутатора, группа управляющих входов коммутатора подключена к выходам переключателя квадрантов, а-выходы коммутатора соединены, со входами содтвететвующи.х делителей. Однако данный прототип имеет сравнительно небольшой диапазон изменения входной частоты, что обусловлено принятым способом реализации, требуемой при интерполяции операции умножения с помощью двоичного умножителя. Целью изобретения является расширение диапазона входных сигналов. Для этого введены в блок формирования стробы второго и третьего триггера и узла сравнения, причем выход элемента ИЛИ соединен с третьим входом коммутатора, а нулевой выход первого триггера подключен к единичному входу второго триггера, нулевые входы второго и третьего триггеров соединены с единичным входом нервого триггера, нулевой выход второго триггера подключен к входу третьего элемент;а И, выход которого соединен со входом счетчика, управляющий выход которого подключен к нулевому входу третьего триггера, а группа выходов - к группе входов узла сравнения, выход которого соединен с единичным входом третьего триггера, нулевой и единичный выходы которого подключены соответственно ко вторым входам первого и второго элементов И.

Сущность изобретения поясняется чертежами.

На фиг. 1 приведена структурная электрическая схема устройства, содержащего фор.мирователь стробов 1, первый и второй элементы И 2 и 3, элемент ИЛИ 4, коммутатор 5, два делителя 6 и 7, первый триггер 8, блок памяти 9 и переключатель квадрантов 10.

На фиг. 2 приведена структурная электрическая схема формирователя стробов, поясняющая принцип формирования интервалов, пропор Чиональных интерполирующим множителям, содержащая второй и третий триггеры 11 и 12, узел сравнения 13, счетчик 14 и третий элемент И 15.

На фиг. 3 приведены временные диаграммы.

С приходом каждого импульса входной частоты FV в блоке 1 организуется два цикла формирования интервалов ri и Г2. Триггер 12, срабатывающий по импульсу FV , разрещает прохождение частоты FO на вход счетчика 14. С этого момента на его импульсных выходах начинают формироваться опорные частотные составляющие Fo/2, а на потенциальных выходах по времени развертывается линейно изменяющийся код , максимальное значение которого равно 2™ (т - разрядность счетчика 14)

Интервалы- пи г.; формируются на выходах триггера 11 путе цсравнения линейно растущего кода Ncr и входного кода .,- . Единичное состояние триггера 14, стробирующего выходные частоты блока памяти, изменяется и.мпульсом из узла сравнения, появляющимся в момент Ncr , затем восстанавливается импульсом переполнения.

Триггер 8 позволяет организовать два цикла формирования Г1 и 72 и управляет коммутацией частот с выхода блока памяти 9 с целью получения (Npix и (Nr )v последовательно во времени. По второму импульсу переполнения счетчика 14 устанавливается в исходное состояние триггер 8 и сбрасывается триггер 12. Работа преобразователя на этом прекращается до появления следующего импульса FV- .

Предложенный принцип реализации операции умножения позволил исключить в схеме

преобразователя блок умножения, что уменьщило в два раза время, необходимое для формирования число-импульсных кодов (Np) и (Np-) , т. е. увеличить в 2 раза диапазон 5 изменения входной частоты.

Расщирение диапазона входных си1налов позволяет уменьщить общее количество используемых преобразователей при тех же аппаратурных затратах на каждый из них, а следовательно, сократить стоимость всего устройства в О целом.

Формула изобретения

Преобразователь полярных координат вектора в прямоугольные, содержащий формирователь стробов, два элемента И, элемент ИЛИ, коммутатор, два делителя, первый триггер, блок памяти и переключатель квадрантов, а формирователь стробов содержит счетчик и третий элемент И, причем первые входы первоо го и второго элементов И подключены соответственно к первому и второму выходам блока памяти, а выходы первого и второго элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, единичный выход первого триггера подключен к первому входу блока 5 памяти и первому входу коммутатора, а нулевой выход первого триггера подключен ко вторым входам блока памяти и коммутатора, группа управляющих входов коммутатора подключена к выходам переключателя квадрантов, а выходы коммутатора соединены со входами соответствующих делителей, отличающийся тем, что, с целью расширения диапазона входных сигналов, в блок.формирования стробов введены второй и третий триггеры и узел сравнения, причем выход элемента ИЛИ соединен с третьим входом коммутатора, а нулевой выход первого триггера подключен к единичному входу второго триггера, нулевые входы второго и третьего триггеров соединены с единичным входом первого триггера, нулевой выход второго триггера подключен к входу третьего элемента И, выход которого соединен со входом счетчика, управляющий выход которого подключен к нулевому входу третьего триггера, а группа выходов - к группе входов узла сравнения, выход которого соединен с единичным входом j третьего триггера, нулевой и единичный выходы которого подключены соответственно ко вторым входам первого и второго элементов И.

Источники информации, принятые во внимание при экспертизе:

кл. G 06 F 15/34, 12.07.71.

iLU.

cv 2

V/i

4J,

JL

JL

г;

) г

2Г

e)