Синусно-косинусный кодовый преобразователь Советский патент 1975 года по МПК G08C9/04 

1

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в цифровых вычислителях, осуществляющих разложение кода на взаимно ортогональные составляющие.

Известны синусно-косинусные кодовые преобразователи, содержащие коммутаторы, шифраторы и квадрантный переключатель, один вход которого соединен с первым и вторым разрядами регистра, а другие входы соединены с выходами интерполятора, один вход которого соединен с младщими разрядами регистра, и сумматоры.

Недостатком известных устройств является сложность синусно-косинусного шифратора и интерполятора при повыщении точности преобразования.

Цель изобретения - повышение точности работы преобразователя.

Предлагаемое устройство отличается тем, что интерполятор выполнен в виде последовательно соединенных коммутатора кода и блока умножения, подключенного через коммутатор с одним входом сумматоров, другие входы которых соединены со входами коммутатора кода и с синусным и косинусным вхо,дами интерполятора. Прямые и инверсные выходы старших разрядов регистра, начиная с четвертого, подключены через шифраторы и коммутаторы, соединенные с третьим разрядом регистра, к синусным и косинусным входам интерполятора.

Блок-схема преобразователя изображена на чертеже.

Преобразователь содержит п-разрядный .регистр 1 аргумента, выходы двух старших разрядов которого управляют квадрантным переключателем 2. Выход триггера третьего разряда регистра 1 управляет коммутаторами

3-:5. На входы коммутатора 3 поступают прямой и инверсный выходы разрядов регистра 1, начиная с четвертого но й-й. Выходы коммутатора 3 соединены со входами синусного и косинусного шифраторов 6 и 7. Выходы

шифраторов через попарно соединенные коммутаторы 4 и 5 ноступают на входы сумматоров 8 и 9. Эти сумматоры входят в состав интерполятора 10. В состав интерполятора входит также коммутатор И, управляемый генератором 12 меандра (входы этого коммутатора соединены с выходами коммутаторов 4 и 5). Выход коммутатора 11 через умножитель

13 на - , множительное устройство 14, управляемое младшими разрядами регистра 1, и переключатель 15 соединен с сумматорами 8 и 9. Переключателем 15 управляет генератор 12. Выходы сумматоров 8 и 9 соединены с квадрантным переключателем 2, выход которого является выходом преобразователя.

Преобразователь -работает следующим образом.

Аргумент, записанный в регистре 1, масштабирован таким образом, что значение 2я соответствует 2 единиц дискретности S. Тогда вес единицы старшего разряда равен я,

второго разряда --, третьего ---. Значение

«О и «1 .кода третьего разряда регистра 1 определяют первый и второй октанты внутри квадранта аргумента, заданного значением первого и второго разрядов регистра I. В первом октанте подключается прямой код аргумента X, находящегося внутри интервала от

О до - , через коммутатор 3 к входам шифра4

торов 6 и 7, вычисляющих соответствующие значения синуса и косинуса, которые через коммутаторы 4 и 5 поступают на синусные и косинусные входы интерполятора 10. Во втором октанте «а входы шифраторов б и 7 через коммутатор 3 поступает обратный код разрядов аргумента внутри интервала от О до - ,

соответствующий значению - -к - б. Выхо4

ды ЩИфраторов б и 7 через коммутаторы 4 и 5 поступают на косинусные и синусные входы интерполятора 10. Таким образом, на входы интерполятора поступают значения синуса и

косинуса в интервале от до - , так как и при нахождении аргумента во втором октанте

(диапазон от - до -) шифраторами б и 7

производится вычисление значений sin (-1-л:|

U У 40

и cos(--j-;c), равных соответственно величи 4 /

/тс . / л

нам cosл; и sin - -JC , аргументы кото 4 / 4 /

рых лежат в интервале (О - - }.

Разложение в ряд Тейлора относительно точки аргумента, заданной старшими разрядами k при использовании двух членов разложения имеет вид:

l(x) f(x,(x,(,

Для приведения в соответствие масштабов цифровых значении cos л;, sinx и х в призеденном выражении значение аргумента должно быть умножено на - (так как макси4

мальное значение х внутри квадранта соответствует в радианах - ):

sinX-SinXa+ cos Ха (х - Х) - SinЛГо + AI

COS X - COSX, sin Ха (х -

СОЗЛ-о - Да)

Значение (х - XQ) задается младшими (п- -k) разрядами репистра 1. Значения sinxo и cosxo снимаются с выходов коммутаторов 4

и 5. Умножение на - производится умножителем 13. Значения поправок AI и AZ, выработанные комбинационным множительным устройством 14, суммируются со значениями sinxota соёХо на сумматорах 8 и 9. Один и

тот же умножитель на - и множительное

устройство 14 используются для вычисления обеих поправок AI и Аа путем поочередного подключения входа умножителя 13 к выходам коммутаторов 4 и 5 через коммутатор 11 и одновременного поочередного подключения выходов множительного устройства 14 с помощью переключателя 15 прямого выхода к сумматору 9, обратного « сумматору 8. При подключении прямого кода производится суммирование sin.ro и АЬ при подключении обратного кода - вычитание cos;co и AZ. Управление коммутатором 11 и переключателем 15 производится генератором 12 меандра.

Предмет изобретения

Синусно-косинусный кодовый преобразователь, содержащий коммутаторы, шифраторы и квадрантный переключатель, один вход которого соединен с первым и вторым разрядами регистра, а другие входы соединены с выходами интерполятора, один вход которого соединен с младшими разрядами регистра, и сумматоры, отличающийся тем, что, с целью повышения точности работы преобразователя, в нем интерполятор выполнен в виде последовательно соединенных коммутатора кода и блока умножения, подключенного через коммутатор к одним входам сумматоров, другие входы которых соединены со входами коммутатора кода и с синусным и косинусным входами интерполятора, причем прямые и инверсные выходы старших разрядов регистра, начиная с четвертого, подключены через шифраторы и коммутаторы, соединенные с третьим разрядом регистра, к синусным и косинусным входам интерполятора.