Устройство для вычисления функций @ и @ Советский патент 1982 года по МПК G06F7/548 

(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ 51 NX И COSX

Изобретение относится к вычислительной технике и может быть применено при построении специализированных вычислительных устройств.

Известно устройство, содержащее два умножителя, выходы которых соединены с входами сумматора, и два блока памяти tl.

Функции синуса и косинуса определяются на основе соотношений

sinCx+Axj sinx - cos д х+дх cosx

cos(x-«-ax) cosx +ДХ sinx

Значения sinx и cosx должны быть записаны как коэффициенты в блоках памяти. При этом для х, представленного п разрядами, количество храниг х коэффициентов N определяется как .

Недостатком данного устройства является необходимость использования большого объема памяти.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее регистр аргумента, блоки памяти, два умножителя, сумматор и выходной регистр С 2.

Недостатком известного устройства является повышенный объем памяти,.

необходимой для хранения значений функций sinx.

Цель изобретения. - сокращение объема используемой памяти.

Поставленная цель достигается тем, что в устройство длч вычисления функций sinx и cosx, содержащее первый и второй умножители, первый сумматор и блок памяти коэффициентов,

10 первый и второй входы первого сумматора соединены с выходами соответственно первого и второго умножителей, содержит коммутатор, шифратор, четыре сумматора, блок возведения в квад15рат, два регистра, третий и четвертый умножители, выход блока памяти коэффициентов соединен с информационным входом коммутатора, управляющий вход которого соединен с первым вы20ходом шифратора, вход которого соединен с входом аргумента устройства, первый и второй выходы коммутатора соединены с первыми входами соответственно второго и третьего суммато25ров, вторые входы которых соединены с вторым выходом шифратора, третий выход которого соединен с первым входом третьего умножителя, второй вход которого соединен с выходом

30 первого регистра, выход третьего ум ножителя соединен с первыми входами четвертых сумматора и умножителя и через блок возведения в квадрат - с вторым входом четвертого умножителя и первым входом пятого сумматора, второй вход которого соединен с выходом второго регистра, выход четвер того умножителя соединен с вторым входом четвертого сумматора, выходы второго и третьего сумматоров соединены спервыми входами соответственно первого и второго умножителей вторые входы которых соединены е выходами соответственно четвертого и пятого сумматоров, выход первого сум матора соединен с вторыми входс1ми второго и третьего сумматоров и выходом устройства. На чертеже представлена блоксхема предлагаемого устройства. Устройство для вычисления функций sinx и COSX содержит коммутатор 1, сумматоры , блок 3 возведения в квадрат, умножители 4 - 4,ши ратор 5, вход 6 шифратора, выходы 7-9 шифратора, блок 10 памяти коэффициентов, регистры 11 и 12. Шифратор 5 содержит tn-5) преобр зователей прямого кода в дополнител ной, где п - разрядность представле НИН аргумента. Каждый последующий преобразователь, входящий в состав шифратора преобразует (К-1) разрядов предыдущего преобразователя, где К количество разрядов на выходе предыдущего преобразователя, причем К-й разряд является управляющим для последующего преобразователя. Бели зна чение К-го разряда О, то происходит преобразование кода в дополнительный если 1, то выдается прямой код. Первым выходом шифратора является (п+1)-й разряд аргумента, определяющий режим вычисления (s inx или cosx), второй выход шифратора - выхр ды К-х разрядов преобразователей шиф .ратора, третий выход - выход (п-5)-г преобразователя шифратора. Устройство работает следующим образом. Пусть необходимо вычислить sin угла 54° . На вход б устройства посту пает вдоичный код 110 110, соответствукнций углу 54°. По сигналу шифратора, идущему с его выхода 7, коммутатор посылает поступающие из блока 10 памяти константы А 0,110000 и А 0,001110 на сумматор 2, а константы А2. 0,011110 и А 0,010111 на сумматор 2-, . В .табл. приведены значения констант, подаваемых из памяти на комму татор i, при разрядности аргумента от О до 7. Константы 1 I i 0,110000 0,011100 0,010111 0,001110 где A sin 64° sin 32°; 64°sin 32 ; 64°cos 32°; 64°sin 32 , В общем случае константы выполняются следующим образом. АТ sin ДГ, ; cos . А. где А и - константы, определяемые для п-разрядного представления аргумента. В знаковые разряды сумматоров 2 и 22 поступают с шифратора 5 по выхору 8 значения О или 1, определяющие знаки для констант ,значение О определяет знак +, 1 знак -. Значения, определяющие знаки для констант, берутся с старших разрядов, получающихся в шифраторе 5 кодовых комбинаций. Используя знаки, в сумматоре 2 происходит сложение -0,0011104 и +0,110000, в сумматоре 2х сложение +0,011110 и +0,010111. Полученный в сумматоре 2 код 0,110101 поступает на первый вход умножителя 4,, двоичный код 0,100010 из сумматора 2 2 поступает на первый вход умножителя 4J. В это же время на блок 3 и первый вход умножителя 4 с умножителя 4 поступает число /3, равное 0,011111, Которое получается путем умножения в умножителе 4 постоянного числа 0,000001, поступающего с регистра 12 на значение J ,. поступающее с выхода 9 шифратора 5. Таким образом, cL 100000- dпри х О, ot 065--100000 при Х| 1, где Хц - значение старшего разряда. На выходе блока 3 возведения в квадрат получаем двичный код 0,001111, который поступает на второй вход умножителя 4-1, на выходе которого получаем двоичный код 0,0001111, соответствующий кубу числа В. Этот код, умноженный на постоянное для предлагаемого устройства число 0,000100 поступает на второй вход сумматора 2,,, на первый вход которого поступает число В, умноженное на постоянное для предлагаемого устройства число, равное 0,110010. Полученный с выхода сумматора 2 двоичный код 0,010111 поступает на второй вход умножителя 4, где происходит умножение данного двоичного кода на двоичный код 0,110010, поступающий с сумматора 2. В результате умножения получается двичный код 0,010011, поступающий на первый вход сумматора 25.

На второй вход сумматора г поступает двоичный код 0,011110, полученный следующим образом. С выхода бло- 5 ка 3 квадрат числа , равный 0,001111 поступает с умножением на постоянное для устройства число 0,010010 на первый вход сумматора 2, на второй входкоторого поступа- Q ет число 0,111111, постоянное для предлагаемого устройства. Полученный в сумматоре 2 код 0,111011 умножается в умножителе 4 j на поступивший с сумматора 2 код 0,001110, лученное в результате умножения число 0,011110 и будет подаваться на второй вход сумматора 2, в котором после присвоения шифратором 5 знаков соответствующим слагаемым произой- „ дет сложение, и на выходе получится i значение 0,110001, соответствующее sin двоичного числа 110110.

Работу устройства при вычислении cos 54° рассмотрим также на примере, При вычислении cos 54° по сигналу 25 шифратора 5, идущему с управляющего выхода If коммуматор 1 посылает поступающие из блока 10 памяти константы А 0,110000 и А4 0,001110 на сумматор 2, а константы А2 30 0,011110 и АЗ 0,010111 на сумматор 22 . Шифратор 5 присваивает г по выходу 8 знаки для констант,поступающих на сумматоры 2 и 2. В сумматоре 2 происходит сложение 35 А 0,110000 и А +0,001110, в сумматоре 2 2 сложение А2 +0,011110 k AJ +0,010111. в дальнейшем идет процесс вычисления, аналогичный процессу вычисления синуса. При этом ифратор 5 определяет знаки кодовых комбинаций, поступающих на сумматор 5j. Точность полученных результатов зависит от разрядности представления констант.45

Таким образом, путем введения дополнительных блоков и связей в предлагаемое устройство получаем положительный эффект, позволяющий сократить 50 объем используемой памяти в сравнении с известным устройством.

Формула изобретения Устройство для вычисления функций sinx и COSX, содержащее первый и второй умножители, первый сумматор и бЛок памяти коэффициентов, первый и второй входы первого сумматора соединены с выходами соответственно первого и второго умножителей, отличающее.ся тем, что, с целью сокращения объема используемой памяти, оно содержит коммутатор, шифратор, четыре сумматора, блок возведения в квадрат, два регистра,третий и четвертый умножители, выход блока памяти коэффициентов соединен с информационным входом коммутатора, управляющий вход.которого соединен с первым выходом шифратора, вход которого соединен с входом аргумента устройства, первый и второй выходы, коммутатора соединены с первыми входами соответственно второго и третьего сумматоров, вторые входы которых соединены с вторым выходом шифратора третий выход которого соединен с первым входом третьего умножителя,второй вход которого соединен с выходом первого регистра, выход третьего умножителя соединен с первыми входами четвертых сумматрра и умножителя и через блок возведения в квадрат с вторым входом четвертого умножителя и первым входом пятого сумматора, второй вход которого соединен с выходом второго регистра, выход четвертого умножителя соединен с вторым входом четвертого сумматора, выходы второго и третьего сумматоров соединены с первыми входами соответственно первого и второго умножителей, вторые входы которых соединены с выходами соответственно четвертого и пятого сумматоров, выход первого сумматора соединен с вторыми входами второго и третьего сумматоров и выходом устройства.

Источники информации, принятые во внимание при экспертизе

2.Авторское свидетельство СССР W 622090, кл. G Об F 7/548, 1977 (прототип ) .