Устройство для моделирования потока ошибок в дискретных каналах связи Советский патент 1975 года по МПК G06F7/58 

I

Изобретение относится к вычислительной технике и может быть использовано для моделирования j потоков ошибок, возникающих при передаче дискретной информации.

Известное устройство, моделирующее

потоки ошибок с управляемой степенью группирования, содержащее умножитель тактовой частоты, управляемый вероятностный коммутатор, реверсивный счетчик, дешифратор сингулярных состояний реверсивного Ьчетчика, Ш14 х -аналоговый преобразователь и переключатель емкости реверсивного счетчика, позволяет управлять степенью группирования ошибок в моделируемом потоке.

В общем случае управление степенью

группирования ошибок ведет к изменению закона распределения безощибочных интервалов. Однако, чтобы моделировать нужные законы распределения безошибочных интервалов и пакетов ошибок, в известном устройстве затруднительно опрюделять, какие состояния реверсивного счетчика должны быть сингулярными и как должны изменяться вероятности перехода между сингулярным ми состояниями.

I Цель изобретения - расширение класса моделируемых потоков ошибок, т. е, моде- лирование потоков ошибок с нужными законами распределения безошибочных интервалов и пакетов ошибок.

Для ЭТОГО в предлагаемое устройство введены схемы совпадения, схема ИЛИ, инвертор, счетчики единиц и нулей, управляемые вероятностные двоичные элементы, причем первый вход первой схемы совпадения соединен с выходом генератора тактовых импульсов, выход подключен к выходу устройства, к входам инвертора, счетчика единиц и к управл5пощему входу счетчика нулей, выход инвертора соединен со входом счетчика нулей и с управляющим входом счетчика единиц, выходы счетчиков единиц и нулей соединены соответственно с входами пербого и второго деши(|раторов, выходы которых через соответствующие цифро-аналоговые преобразователи подключены к входам соответствующих управляемых вероятностных двоичных элементов, выходы которых соединены соответственно с первыми входами второй и третьей схем сов падения, вторые входы которых соединены соответственно с нулевыми выходами вто- i рого и первого дешифраторов, выходы - через схему ИЛИ подключены ко второму входу первой схемы совпадения. Тактовая последовательность импульсов, вырабатываемых генератором тактовых импульсов, прореживается в соответствии с некоторыми законами изменения последейст ВИЯ единичных символов (импульсов) и нулевых символов (отсутствие импу.льсов в тактовые моменты времени) и числом тактов, на которые распространяется последействие - величина памяти. Законы изменения . |0оледействия и величины памяти для единичных и нулевых символов задаются с помощью счетчика, дешифратора, цифро-аналогового преобразователя, упре1вляемого вероятностного элемента слЬсЛветотвенно для единичных и аулевы);- Символдв. Устройство позволяет мрделирова1Т1 Д|ртс)ки ошибок с различными законами распределения безошибочных интервалов и пакетов ошибок путем задания соответствующих зако нов изменения последействия и величины па мяти. При этом устройство оказывается достаточно гибким при перестройке его на другой закон. На чертеже изображена блок-схема предлагаемого устройства. Устройство содержит/ генератор 1 так;то- вых импульсов, схему совпадения 2, инвертор 3, счетчики единиц 4 и нулей 5, дешиф раторы единиц 6 и нулей 7, ци ро-аналого- вые преобразователи 8 и 9, управляемые вероятностные двоичные элементы 10 и 11 схемы совпадения 12 и 13, схему ИЛИ 14 15 - выход устройства. Выход генератора 1 соединен с первым входом схемы совпадения 2, выход которой связан с входом инвертора 3, входом счетчика 4 единиц и входом сброса счетчика 5 нулей. Одновременно выход схемы совпадем ния 2 является выходом устройства. Выход инвертора 3 соединен с входом счетчика нулей бис входом сброса счетчика единиц 4. Выходы разрядов счетчиков единиц и нулей соединены соответственно с входами деши4раторов 6 и 7, выходы дешифраторов соединены соответственно с входами цифро-аналоговых преобразователей 8 и 9, а выходы последних соединены соответственно с входами управляемых вероятностных двоичных элементов 1О и 11. Выход элемента 10 соединен с одним из входов схемы совпадения 12, второй вход которой соединен с нулевым выходом деши(}чэатора 7. Выход элемента 11 сс-.динен с одним из входов cxejvo. совпадения 13, второй вход которой соединен с нулевым выходом , дешифратора 6. Выходы схем совпадения 12 и 13 объединены схемой ИЛИ 14, выход последней соединен со вторым входом схемы совпадения 2. Счетчик единиц 4 подсчитывает число подряд прошедших единиц на выход схемы совпадения 2, а счетчик нулей - число подряд прошедших нулей. Дешифратор 6 вместе с цифро-аналоговым преобразователем 8 формирует управляющее напряжение, соответствующее числу, записанному к данному моменту в счетчик единиц 4. Элемент 10 формирует стробирующие импульсы со случайной длительностью, среднее значение которой соответствует управляющему напряжению, поступающему с пре образователя 8. С выхода элемента 10 стробирующие импульсы случайной длительности поступают. 4i один ИЗ входов схемы совпадения 3.2 и, так как на другой ее вход поступает „ единичный потенциал с нулевого выхода дешифратора 7 (счетчик 5 сброшен в нулевое состояние единичным символом), через схему ИЛИ 14 проходят на второй вход схемы совпадения 2. Тактовый будет проходить через схему совпадения 2 с условной вероятностью, определяемой средлей длительностью случайного стробирующего импульса, поступающего с выхода схемы ИЛИ 14. Аналогичным образом формируются: счетчиком нулей 5, дешифратором 7, цифроаналоговым преобразователем 9, управляемым вероятностным двоичным элементом 11 стробирующие импульсы случайной дли- тельности, которые поступают на второй вход схемы совпадения 2 через схему совпадения 13 в схему ИЛИ 14. Тактовый импульс будет проходить на выход схемы 2 с условной вероятностью, зависящей от числа предшествующих нулей на ее выходе. Предположим, что в некоторый тактовый момент на выходе схемы совпадения 2 (на выходе устройства) появился импульс, а перед этим импульсом на ее выкоде был нуль. По этому импульсу происходит сброс в нулевое состояние счетчика нулей 5 и записывается единица в счетчик единиц 4. , На первой шине дешифратора появляется единичный потенциал и в соответствии с этим элемент Ю вырабатывает стробирую- шие импульсы такой длительности, что в следующем такте импульс проходит на выход схемы 2 с условной вероятностью Р (1/1). Предположим, что в следующем такте на выходе схемы 2 тоже появится им-

пульс. Он записывается в счетчик 4, единичный потенциал появляется на второй ши-. не деши4ратора 6, преобразователь 8 формирует соответствующее управл5пощее на- , Пряжение, а элемент 10 будет формнровачрь стробирующие импупьсы такой длительности,, что следующий тактовый импульс будет появляться на выходе схемы 2 с условной вероятностью Р (1/11). Допустим, что в третьем такте появился нуль. Тогда навыходе инвертора 3 появляется единица, которая устанавливает в нулевое состояние счетчик единиц 4 и записывает в счетчик нулей 5. С этого момента последействие 6ir- , дет оказывать влияние на количество под- ряд следующих нулей, т. е. будет формироваться стохастически безошибочный интервал. Причем, задавая независимо друг от друга разрядность счетчиков единиц и нулей, можно получать различную величину по рледей- ствия (памяти) для единиц и нулей, а задаваяразличные законы изменения условнь1Х вероятностей для единиц и нулей, можно получать нужные законы распределения безошибочных интервалов и пакетов ошибок.

Предмет изобретения

Устройство для моделирования потока ошибок в дискретных каналах связи,исодер6

жащее генератор тактовых импульсов, дь;- ши4)аторы и цифро авалоговые преобразователи, отличающееся тем, что, с целью расш1фения класса моделируемых потоков ошибок, в него введены схемы совпадения, схема ИЛИ, инвертор, счетчики единиц и нулей, управляемые вероятностные двоичные элементы, причем первый вход первой рхемы совпадения соединен с выходом генератора тактовых импульсов, выход подключен к выходу устройства, к входам инвертора, счетчика единиц и к управляющему входу счетчика нулей, выход инвертора соединен со входом счетчика нулей и с управляющим входом счетчика единиц, выходы; счетчиков единиц и нулей соединены соответственно со входами первого и второ го дешифраторов, выходы которых через соответствующие ци4ро-аналоговые преобразователи подключены к входам соответствующих управляемых вероятностных двоичных элементов, выходы которых соединены соответственно с первыми входами второй и третьей схем совпадения, вторые входы которых соединены соответственно с нулевыми вьтходами второго и первого де- щи4раторов, выходы через схему ИЛИ подключены ко второму входу первой схемы совпадения.