Изобретение отнсюится к вычислительной технике и может быть использовано в схемах пуска и прерывания многоканальных синхронно работающих управляющих машин. Известны устройства обмена информаци ей .синхронных каналов, содержащие дешифратор, вход которого соединен с выходом счетчика импульсов, ко входу которого подключен выход первого элемента И, первый вход которого через первый элемент НЕ соединен с выходом мажоритарного элемента и с первым входом второго элемента И, триггер, второй и третий элемен ты НЕ. Однако при разбросе временных параметров сигналов установки устройства в исходное состояние (разбросе jio времени при снятии указанных сигналов) и несинхронности вь(ходных сигналов устройства обмена информацией синхронных каналов с сигналами опроса окончания обмена, уст ройство не обеспечивает надежной выдачи синхронных сигналов окончания обмена. Цель изобретения - повысить надежнос работы устройства обмена информацией синхронных каналов. Это достигается тем, что в него дополнительно введены триггер, третий и четвертый элементы И, четвертый элемент НЕ и элемент ИЛИ, первый вход которого соединен с выходом третьего элемента И, а второй вход с щиной установки в исходное состояние, к которой подключены вход второго элемента НЕ и нулевой вход первого триггера, нулевой выход которого соединен со вторым входом второго элемента И и через третий элемент НЕ - с одним из входов третьего элемента И, другой вход которого подключен к первой шине синхроимпульсов, к которой подключен третий вход второго элемента И, выход которого соединен с единичным входом второго триггера, нулевой вход которого подключен к выходу элемента ИЛИ, а единичный выход - к первому входу четвертого элемента И, второй вход которого соединен с шиной опроса, а выход - с единичным входом первого триггера и шиной приема результата обмена, выход второго элемента НЕ подключен ко второму входу первого sneivfeHTa И, к третьему входу которого подключена вторая шина синхроимпульсов, а к четвертому входу - выход четвертого элемента НЕ, вход которого соединен с выходом дешифратора, с первой шиной обмена информацией и с первым входом мажоритарного элемента, второй и третий входы которого подключены ко второй и третьей, соответственно, шинам обмена информацией. На чертеже изображена схема предложенного устройства. Устройство содержит дешифратор 1, вхо которого соединен с выходом счетчика 2 импульсов, ко- входу которого подключен выход элемента И 3, первый вход которого через элемент НЕ 4 соединен с выходом мажоритарного элемента бис первым входом элемента И б, триггер 7, элементы НЕ 8 ч 9, триггер 10, элементы И 11 и 12, элемент НЕ 13 и элемент ИЛИ 14, первый вход которого соединен с выходом элемента И 11, а второй вход - с шиной 15 установкиустройства в исходное состояние, к которой подключены вход элемента НЕ 8 и нулевой вход триггера 7 нулевой выход которого соединен со вторым входом-элемента И 6 и через элемент НЕ с одним из входов элементам 11, другой вхо которого подключен к шине 1Ь синхроимпульсов, к которой подключен третий вход элемента И 6, выход которого соеди нен с единичным входом триггера 10, нулевой вход которого подключен к выходу элемента ИЛИ 14. а единичньп выход к первому входу элемента И 12, второй вход которого соединен с шиной 17 опроса, а выход - с единичным входом тригге ра 7 и шиной 18 приема результата обмена, выход элемента НЕ 8 подключен ко второму входу элемента И 3, к третьему входу которого подключена шина 19 синхр импульсов, а. к четвертому входу - выход элемента НЕ 13, вход которого соединен с выходом дешифратора 1, с одной из шин 20 обмена информацией и с первым входо мажоритарного элемента 5, второй и третий входы которого подключены к другим шинам 20 обмена информацией соответственно. «: Устройство работает следующим образо При наличии на шине 15 сигнала уста новки устройства в исходное состояние счетчик 2 устанавливается в исходное со стояние, триггеры 7 и 10 принимают нулевое состояние. При этом элемент И 3 запрешается инвертйрованнь1м сйгналом с I ш.ины 15. После снятия сигнала установки устройства в исходное состояние разрешается работа зпемента И 3 и импульсы с шиньг 19 синхроимпульсов начинают поступать на вход счетчика 2. Как только счетчик 2 достигнет состояния, определяемого дешифратором 1, инвертированный сигнал с выхода дешифратора запретит работу элемента И 3. Схема счетчика 2 выполнена таКИМ образом, что счетчик изменяет свое состояние по окончании входных импульсов. Это дает возможность четко сформировать сигнал блокировки элемента И 3. Таким образом, счетчик 2 останавливается, отсчи- тав определенное количество импульсов. i Сигнал с выхода мажоритарного элемента 5 появляется в случае совпадения сигнала с выхода дешифратора 1 с одним или не сколькими сигналами на шинах 20 обмена информацией или при наличии нескольких сигналов обмена информацией. Элемент НЕ 13 обеспечиваетблокировку работы счетчика 2, если счетчик данного канала отсчитал необходимое количество импульсов быстрее, чем соответствующие счетчики других каналов, а элемент НЕ 4, еелисчетчик данного канала отстал от работы счетчиков йругих каналов (например, из-за несинхронности снятия сигналов установки устройства в исходное 1 состояние в разных каналах). Сигнал с выхода мажоритарного эле- мента 5, простробированный синхроимпульсом с шины 16, через элемент И 6 устанавливает триггер 10 в единичное состояние. Сигнал с единичного выхода триггера 1О разрешает работу элемента И 12. При поступлении сигнала с шины 17 опроса на шине 18 приема результата обмена появляется сигнал. Одновременно триггер 7 устанавливается в единичное состояние. Сигнал с нулевого выхода триггера 7 запрещает прохождение сигналов с шины 16 синхроимпульсов на установку тригге- ра 10 в единичное состояние и через элемент НЕ 9 разрешает прохождение сигналов на установку триггера .10 в нулевое состояние. С приходом сигнала с шины 16 синхроим тульсов срабатывает элемент И 11 и устанавливает триггер 10 в нулевое состояние. Устройство находится в таком состоянии до поступления очередного сигна- ла с шины 19 установки устройства в исходное состояние, С поступлением и последующим снятием очередного сигнала установки устройства в исходное состояние описанный цикл работы устройства повто|ряется.I
Предмет изобретения |
Устройство обмена информацией синхронных каналов, содержащее дешифратор, вход которого соединен с выходом счетчика импульсов, ко входу которого подключен выход первого элемента И, первый вход которого через первый элемент НЕ соединен с выходом мажоритарного элемента и с первым входом второго элемента И, триг- гер, второй и третий элементы НЕ, о т- личающееся тем, что, с целью повышения надежности работы устройства, .в него дополнительно введены триггер, третий и четвертый элементы И, -четвертый элемент НЕ и элемент ИЛИ, первый вход которого соединен.с выходом третьего элемента И, а второй вход - с шиной установки устройства в исходное состояние, к которой подключены вход второго элемента НЕ и нулевой вход первого триггера, нулевой выход котЪрого соединен со вторым входом второго элемента И и через третий элемент НЕ - с одним из входов третьего элемента И, другой Ьход KO-J торого подключен к первой шине синхроимпульсов, к которой подключен третий вход второго элемента И, выход которого соединен с единичным входом второго триггера, нулевой вход, которого подключен к
выходу элемента ИЛИ, а единичный выход к первому входу четвертого элемента И,
второй вход.которого соединен с шиной опроса, а выхо - с единичным входом первог триггера и шиной приема результата обмена, выход второго элемента НЕ подключен ко второму входу первого элемента И,
к третьему входу которого подключена вторая шина синхроимпульсов, а к четвертому входу - выход четвертого элемента НЕ, вход которого соединен с выходом дешифратора, с первой шиной обмена информацией и с первым входом мажоритарного элемента, второй и третий входы которого
подключены к второй и третьей соответственно шинам обмена информацией.
12
/7
название | год | авторы | номер документа |
---|---|---|---|
Устройство для обмена информацией синхронных каналов | 1982 |
|
SU1072037A1 |
Устройство для формирования последовательности временных сигналов | 1975 |
|
SU525074A1 |
Устройство для контроля и восстановления микропроцессорной системы | 1985 |
|
SU1317441A1 |
Устройство для сопряжения ЭВМ с внешними устройствами | 1986 |
|
SU1396147A1 |
Многоканальный формирователь временных меток | 1973 |
|
SU511686A1 |
Устройство для приоритетного опроса | 1979 |
|
SU805314A1 |
ТРЕХКАНАЛЬНАЯ АСИНХРОННАЯ СИСТЕМА | 1991 |
|
RU2029365C1 |
Трехканальное резервированное устройство для приема и передачи информации | 1990 |
|
SU1758646A1 |
Устройство для синхронизацииКАНАлОВ | 1979 |
|
SU842767A1 |
Преобразователь параллельного кода в последовательный | 1980 |
|
SU898419A1 |
//
16 -о
9
т:
и
Авторы
Даты
1975-10-25—Публикация
1974-06-06—Подача