Устройство для выфода данных цифровой интегрирующей структуры Советский патент 1976 года по МПК G06F3/12 

1 1

Изобретение относится к области вычислительной техники.

Известны устройства для вывода данных цифровой интегрирующей структуры, содержащие последовательно соединенные регистр вывода, блок сравнения, регистр нечати, печатающий механизм, щифратор, выходы которого подключены соответственно к входу блока сравнения и первому входу блока управления, второй вход которого соединен с печатающим механизмом, выходы подключены соответственно к управляющим входам регистра вывода и блока памяти, первый выход которого соединен с первым входом регистра вывода.

В цифровых интегрирующих мащинах параллельного тина вывод информации на печатающее устройство из интеграторов (рещающих блоков) обычно осуществляется с помощью коммутатора вывода, счетчика и дещифратора адреса.

Задавая адрес интегратора в счетчик, можно осуществить вывод числа на печать последовательным кодом из требуемого интегратора.

Такая система вывода числовой информации имеет значительные затраты времени, так как числа последовательно одно за другим последовательными кодами выводятся на печать, и, кроме того, требует использования

дополнительного оборудования для выбора требуемого интегратора.

Недостаток известных устройств вывода информации из памяти машины на печать заключается в том, что на передачу числовой информации затрачивается значительное время, так как, во-нервых, числа из канала в блок памяти устройства передаются последовательно одно за другим; во-вторых, нри организации вывода информации из памяти на печать необходимо обращаться к стандартной программе, осуществляющей перевод числовой информации из двоичной в двоично-десятичную систему счисления; в третьих, передача

из памяти в устройство вывода осуществляется через канал, который характеризуется пропускной способностью (в лучщем случае соизмеримой со временем обращения к оперативной памяти), т. е. вносит определенную задержку при передаче через него информации. Для повыщения быстродействия предлагаемого устройства введены последовательно соединенные первый и второй преобразователи, управляющие входы которых соединены с соответствующими выходами блока управления, выходы - подключены соответственно к второму и третьему входам регистра вывода, вход первого преобразователя соединен со вторым выходом блока памяти, информационный вход

которого соединен с выходом цифровой интегрирующей структуры, управляющий вход которой подключен к соответствующему выходу блока управления. Это позволяет сократить время передачи информации из цифровой интегрирующей структуры (ЦИС) в устройство для вывода данных на печатающее устройство, так как, во-первых, организована одновременная (параллельная) передача чисел из нескольких решающих блоков цифровой интегрирующей структуры через коммутатор в блок памяти устройства для вывода; во-вторых, в устройстве предусмотрено аппаратурное преобразование числовой информации из двоичной системы счисления в двоично-десятичную; в третьих, числа из решающих блоков через коммутатор передаются в блок памяти практически без задержки; в четвертых, вывод чисел на печать возможен без останова рещения интегрирующей структуры. На чертеже показана блок-схема описываемого устройства, содержащего цифровую интегрирующую структуру 1, блок 2 памяти, преобразователи 3, 4, регистр 5 вывода, блок 6 управления, блок 7 сравнения, шифратор 8, регистр 9 печати, печатающий механизм 10, шины И, 12 блока 6 управления. Цифровая интегрирующая структура 1 состоит из множества однотипных универсальных решающих блоков , информационные выходы и входы которых соединены с коммутатором 14 и узлом 15 управления, осуществляющим синхронизацию и управление работой структуры. Информационные входы рещающих блоков используются не только для выдачи многоразрядных приращений на входы других блоков (в режиме решения ЦИС), но и для вывода чисел (значений поинтегральной функции) для печати (в режиме вывода) через коммутатор 14. Поскольку оба вывода (вывод приращений н чисел) организованы последовательно во времени в решающих блоках, то становится возможным осуществить вывод чисел на печать без останова рещения ЦИС. Коммутатор 14 предназначен для выполнения .построения соединительных путей между какими-либо входами и выходами рещающих блоков. Часть выходов коммутатора используется для одновременного вывода нескольких результатов решения па печать. Таким образом, коммутатор обеспечивает набор любой задачи па ЦИС и параллельный вывод нескольких чисел на печать. Работа устройства происходит следующим образом. Перед началом работы ЦИС происходит настройка коммутатора 14 на соединение требуемых выходов решающих блоков , числа которых должны -выводиться на печать в процессе решения, с теми выходами коммутатора, которые соединены с блоком 2 памяти устройства. Клавиатура пульта блока 6 управления служит для набора кода «Интервал печати. Он определяет количество шагов интегрирования, через которые выводится на печать информация из решающих блоков ЦИС. Тумблерами пульта блока управления задается режим печати: печать восьмеричная или печать десятичная. В зависимости от того, в каком коде необходимо печатать результат, переключением тумблера в соответствующее положение вырабатывается потенциал соответственно на щине 11 или 12 блока управления. Блок 6 управления вырабатывает сигналы, управляющие занисью и считыванием информации из блока 2 памяти. Сигнал «Разрешение записи появляется на выходе блока управления при совпадении количества щагов интегрирования, подсчитываемого узлом 15 управления ЦИС, с заданным кодом «Интеграл печати и поступает в блок 2 памяти. По этому сигналу числа из требуемых рещающих блоков одновременно вводятся в блок 2 памяти, а номер точки, соответствующий данному щагу рещения, заносится в двоично-десятичном коде в регистр 5 вывода и печатается. После того, как напечатано очередное число, печатающий механизм 10 выдает синхроимпульс «Конец печати строки, по которому блок управления вырабатывает сигнал «Разрещение нечати. Если произощло сравнение количества шагов интегрирования с кодом «Интервал печати, т. е. получена очередная точка решения, а предыдущая еще не отпечатана, то блок управления выдает сигнал «Останов в узел 15 управления ЦИС, по которому прекращаются вычисления в ЦИС. По окончанию печати предыдущей точки рещепия блок б управления вырабатывает сигнал «Пуск в узел 15 управлення ЦИС, носле чего разрещается запись следующей точки рещения в блок памяти. Блок 2 памяти предназначен для временного хранения информации поступающих из рещающих блоков. Считывание хранимой информации производится последовательно число за числом по сигналу блока управления «Разрешение печати. Номер регистра блока памяти при печатании точки решения соответствует номеру строки. Он заносится в двоично-десятичном коде из блока 2 памяти в первые разряды регистра 5 вывода до того, как туда записалось в остальные разряды число, которое хранилось в регистре блока памяти. Преобразователь 3 осуществляет преобразование дополнительного кода, поступающего на его вход из блока 2 памяти, в прямой. Преобразователь 4 выполняет преобразование двоичного кода, принимаемого с выхода первого преобразователя, в двоично-десятичный код. С выхода одного из этих нреобразователей в зависимости от режима печати происходит запись числа в регистр 5 вывода. Печатание информации, записанной в регистре вывода, осуществляет печатающий механизм. Он выдает серию синхроимпульсов, каждый из которых последовательно опращивает тетрады числа из регистра. Так как импульсы печатающего механизма представляют