Счетчик с параллельным переносом Советский патент 1976 года по МПК H03K23/02 

(54) СЧЕТЧИК С ПАРАЛЛЕЛЬНЫМ ПЕРЕНОСОЛ

счетчика построен на логических эпемен- тех И-НЕ/ИЛИ-НЕ 5 10,1 Ь -ый разряд - на элементах И т 16, М-ый разряд - на элементах 17 22 и (М+1)-ый .разряд - на элементах 23-28.

Работу счетчика рассмотрим начиная с (2 - 2г )-го счетного импульса (см. фиг. 2). Поскольку этот импульс четный, то в момент tj первый разряд устанавливается в О, а К-ый разряд - в 1 и счетчик переходит в состояние ООО ... l ... ... Исключение представляет случай, когда Б качестве h -го разряда используется цервый. Тогда первый разряд воспринимает все свойства Ь -го разряда, в частности по (2 - 2 )-му счетному

импульсу,/ который в этом случае будет нечетным, он переключается в еяен1щу и счетчик переходит в состояние 111 ...... По оксжчании {2 - 2 )-го счетного импульса (момент 2) ьй разряд на выходе логического элемента И-НЕ/ИЛИ-НЕ 11 вырабатывает нулевой сигнал. В момен to происходит переключение первого разряда в единицу.

Переключения первого разряда, определяемые моментом spevieHH t ц , не могут вызвать неправильных (сбойных) переключений (М+1)-го разряда, так как этому препятствует нулевой сигнал с выхода логического элемента И-НЕ/ИЛИ-НВ 11. А В момент времени t § , происходят закономерные переключения разрядов с 1-го по , переводящие эти разряды в нулевое состояние, В момент tg закономерно переключается (М+1)-ый разряд, поскольку к этому моменту на выходе логического элемента И-НЕ/ИЛИ-НЕ 11 k -го разряда нулевой сигнал заменяется на единичный.

Структура h -го разряда, аналогичная структуре всех других разрядов, определял бы последовательность переключения элементов, в результате которого на выходе логического элемента И-НЕ/ИЛИ-НЕ 11 формировался бы переход О-, следующим образом: 13-16-15-11. При вьшолнении условия I,-1, tl t . i; , где t j - задержка сигнала в rv -ом элементе, время срабатывания (М+1)-го разряде при обычной структуре Ь -го разряд увеличивается за счет цепочки элементов И -го разряда. Увеличение быстродействия

счетчика достигается за счет соединения нулевого выхода второго коммутационного триггера Ь -го разряда (элемент 13) ti дополнительным единичным входом первого

коммутационного триггера (элемент 11). Тогда переход на выходе элемента 11 формируется за счет переключения цепочки элементов 13-11, что в два раза уменьшает время задержки в К -ом разряде

сигнала, разрешающего переключение (М+1)го разряда, и соответствующим образом повышает быстродействие счетчика.

В случае построения разряда счетчика на основе симметричного Т-триггера (см.

фиг. З), соответствующие его разряды

реализуются на аналогичных элементах 5-28, Ь -ый разряд содержит идентичные дополнительные соединения 29-31 между собственными коммутационными

триггерами и коммутационными .триггерами первого разряда второй части счетчика. Кроме того, разряды счетчика содер- жат по одному элементу 32-35 образования сигнала переноса, входы которого

соединены с единичным выходом первого коммутационного триггера и нулевым выходом второго коммутационного триггера.

30 Формула изобретения

Счетчик с параллельным переносом, содержащий N разрядов, каждый из которых содержит триггер памяти и два коммутационных триггера, образующих Т-триггер и выполненных на логических элек ентах И-НЕ/ИЛИ-НЕ, при этом счетные входы коммутационных триггеров 1 -М разрядов соединены с первым выходным каскадом источника счетных импульсов, а счетные входы коммутационных триггеров (М+1) - N разрядов - со вторым выходным каскадом источника счетных импульсов, отличающийся тем, что, с целью повышения надежности и быстродействия, дополнительный единичный вход первого коммутационного триггера II -го разряда, где k 1, ... М, соединен с нулевым выходом второго коммутационного триггера этого же разряда, а единичный выход - с дополнительными нулевыми входами коммутационных триггеров (Л1+1)-го разряда.

I

|

JrLAjjlfHHIi/jpF

.

4

)-bfu сч имп ( 1)-ь(й сч.инп. сч. имп.

,м

Фиг. 2