(54) УСИЛИТЕЛЬ СЧетЫВАНИЯ ДЛЯ ЗАПОМИНАЮЩИХ УСТРОЙСТВ
| название | год | авторы | номер документа |
|---|---|---|---|
| БАЛАНСНЫЙ СМЕСИТЕЛЬ | 1989 |
|
RU2017321C1 |
| АВТОМАТИЧЕСКОЕ РЕГУЛИРУЮЩЕЕ УСТРОЙСТВО | 1970 |
|
SU436324A1 |
| Высоковольтный стабилизатор напряжения постоянного тока | 1981 |
|
SU957188A1 |
| ПАРАЛЛЕЛЬНЫЕ АПЕРИОДИЧЕСКИЕ УПЧ | 1993 |
|
RU2118063C1 |
| УСИЛИТЕЛЬ СЧИТЫВАНИЯ | 1973 |
|
SU374656A1 |
| Импульсный стабилизатор напряжения постоянного тока | 1978 |
|
SU752286A1 |
| ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ | 2003 |
|
RU2257002C2 |
| УСИЛИТЕЛЬ C4i^nblBy\HHfl НА ТРАНЗИСТОРАХ | 1972 |
|
SU324650A1 |
| ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ | 2003 |
|
RU2248085C1 |
| ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ | 2008 |
|
RU2346388C1 |
I
Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах, выполненных на ферритовых сердечниках,
Извесген усилитель считывания для запо минающих.устройств, содержащий балансный каскад на транзисторах, входной балансный каскад на транзисторах с трансформаторной нагрузкой, источник питания и резисторы. Недостатками этого устройства являются сложность схемы стабилизации усиления и наличие входного повышающего трансформатора.
Цель изобретения - повышенне стабилизации усиления при упрощении устройства.
Дгш достижения указанной цели первич ная и вторичная обмотки трансформатора входного балансного каскада включены встречно, а эмиттеры транзисторов входного балансного каскада объединены и подключе|НЫ через резистор к одному из источников -(питания.
На чертеже показана принципиальная схема предложенного усилителя считьюания для запоминающих устройств.
Усилит епь считывания содержит входной .балансный каскад, выполненный на транзиоjTopax 1 и 2. Резисторы 8 и 4 определяют уровни смещения на ;базах транзисторов, резистор 5 обеспечиваетрежимный ток |транзисторов. К коллекторам транзисторов :1 и 2 подключен импульсный трансформагJTOp 6 со встречно включенными обмотками Wj и W, , выполняющий роль нагрузочного резистора. Резистор 7 компенсирует влияI ние индуктивности намагничивания обмоток i импульсного трансформатора.
К коллекторам транзнсторов 1 н 2 вход ного балансного каскада также подключены транзисторы 8 и 9 второго балансного каокада, который, помимо усиления, выполняет преобразование биполярных входных сигналов в униполярные выходные сигналы. Резистор 10 служит нагрузкой этого каскада. На транзисторе 11 выполнен эмкт терный повторитель, нагрузкой которого является резистор 12. С эмиттерного повторителя снимается выходной сигнал.
Усилитель считывания работает |ЩИМ образом.
