Источник опорного напряжения Советский патент 1976 года по МПК G05F1/56 

(54) ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ

ному с Общей точкой схемы. Через реаисто R2 база эмиттерного повторителя Т2 подключена к .выходу схемы.

Дополнительные транзисторы Т5, Т6 и Т7 предназначены для уме/ньшения дрейфа выходного напряжения, обусловленного изменениями токо,в баз выходного транзистора Т и э.миттерного повторителя 72. Эмиттеры транзисторов Т5 и Т6 через общий токозадающий резистор R3 подключены к,выходу схемы. База транзистора Т5 подсоединяется к коллектору Т2 и через резистор смещения R4-к выходу схемы. Коллектор транзистора Т6 через резистор смещения (5, с которого снимается сигнал управления транзистором Г.7, подключается к общей точке схемы. Транзистор Т7 эмитTepOiM иодклюмен IK общей точке, а коллекторОМ - к «соединению базы (выходного транз истора Т1 и эмиттера тра.наистора Т2.

Устройство работает следующ-им образоМ.

Отрицательные температурные коэффициенты напряжений переходов база - эмиттер выходного транзистора и эмиттерного повторителя Т2 комленсируются положительны.м температурным 1коэффи1циентом напряжения на резисторе R2. .Полная температурная компенсация схбмы дост1И1гаеТСЯ шыборо-м соотношения резисторов R1 и R2. Транзисторы Т5 и Т6 образуют дифференциальный каскад, который через резистор 5 управляет транзистором Т7 так, чтоВсегда будет поддерживаться постоя1ННЫМ отношение токов коллекторов выходного транзистора Т1 и эмиттерного повторителя Т2. Последнее будетСправедлнво.и при изменении величины тока базы выходного транзистора Т2.

В результате оказывается возможным существ.енно уменьшить то,к эмиттера (коллек; тора) транзистора эмиттерного по-зторителя Г2

и вместе с тем уменьшить дрейф выходного напряжения источника, обусловленный изменениями тока базы транзистора Т2.С резисторов R4 и R6 снимается сигнал управления транзисторами Т5 и Т6.

Формула изобретения

Источник опорного напряжения, содержащ,ий транзисторы, два ласледавательно включенных транзистора, Переходы коллектор-база которых закорочены, причем коллектор одного из транзисторов соединен с резистором и базой транзистора, включенного по схеме эмиттерного повторителя, а его эмиттер соединен 1C базой (ВЫХОДНОГО транзистора, эмиттер которого соединен с одной из выходных шин источника опорного напряжения, отличающийся тем, что, с целью улучшения стабильности выходного напряжения ИСточника, он снабжен дифференциальным каскадом на транзисторах и донолнительным транзИСтором, причем базы дифференциального каскада соединены с коллекторами выходного транзистора и транзистора эмиттерного повторителя, в эмиттерную цепь которого включен переход коллектор-эмиттер дополнительного транзистора, а база указанного транзистора подключена к одному из коллекторов дифференциального каскада, эмиттерный резистор которого подключен к другой выходной шине источника опорного напряжения.

Источники информации, принятые во внимание при экспертизе:

.. АвторскоеовидетельсгвоСССР

№ 408428, М., Кл.2 G 05 F 1/56, 22.05.72 (аналог).

2. Журнал «Computer Design США, май 1971, р. 117 (ирототип).