Устройство задержки импульсов Советский патент 1977 года по МПК H03K5/13 

1

Изобретение относится к измерительной и вычислительной технике.

Известно устройство задержки импульсов, которое содержит генератор счетных импульсов, два вентиля, реверсивный счет- 5 чик импульсов с суммирующим и вычитающим входами, триггер и дешифратор нуля Ш.

В этом устройстве длительность задерживаемого импульса преобразуется в число Ю и запоминается в реверсивном счетчике, а затем вновь преобразуется в длительность импульса. При этих преобразованиях появляется ошибка дискретности, уменьшение которой потребует увеличения числа разрядов 15 счетчика, что усложняет устройство.

Известно также устройство, которое содержит генератор опорной частоты, четыре вентиля, реверсивный счетчик, элемент НЕ, формирующий триггер, дешифратор нуля и блок 20 задержки фронта импульса, а также дифференцирующую цепь 2 .

Существующее в этом устройстве преобразование длительность импульса - числодлительность импульса содержит в себе 25

ошибку дискретности, уменьшение которой приводит к усложнению устройства.

Целью изобретения является повышение точности задержки при одновременном упрощении устройства.

Постав-ченная цель достигается тем, что в устройство задержки, содержащее первый и второй ключи, управляющие входы которых подключены к входу устройства, третий и четвертый ключи, управляющие входы которых подключены к выходу форм1фующего триггера, включенные между входом устройства и нулевым входом формирующего триггера, дифференшфующую цепь и устройство задержки фронта импульса, введены конденстор, стабилизатор тока и нуль-орган, при этом входы нуль-органа соединены с соответствующими обкладками конденсатора, причем к одной обкладке конденсатора подключены выходы второго и третьего ключей, а к другой обкладке - первого и четвертого ключей, а сигнальные входы первого и третего, второго и четвертого ключей попарно соединены и подключены соответственно ко входу и выходу стабилизатора тока; выход нуль-органа соединен с единичным входом формирующего триггера, выход которого является выходом устройства. На чертеже представлена структурная электрическая схема устройства задержки импульсов. Устройство задержки импульсов содержит ключи 1-4, стабилизатор 5 тока, конденсатор 6, нуль-орган 7, формирующий триггер 8, дифференцирующую цепь 9, блок 10 задержки фронта импульса. На вход устройства подаются прямоуголь ные импульсы, которые,поступая на управляющие входы ключей 1 и 3, открывают их, тем самым подсоединяя конденсатор 6 к ста билизатору 5 тока, Во время действия входного импульса кон денсатор 6 заряжается от стабилизатора 5, осуществляя преобразование время-напряжение. По окончании действия входного импуль са конденсатор 6 отключается ключами 1 и 3 и сохраняет (запоминает) напряжение на время задер ;к.и. Одновременно продифференцированные входные импульсы подаются на блок 10 задержки фронта импульса, а затем задержанные на время задержки, поступая н нулевой Bxotf формирующего триггера 8, пер брасывают триггер в состояние 1. (Схема задержки фронта в зависимости от требу емой продолжительности задержки может иметь различные решения: цепочка одновибра торов, регистр сдвига и т.п. или может отсутствовать, а импульс, перебрасывающий триггер в состояние 1, может быть получен извне). Полученный с выхода триггера 8 сигнал поступает на управляющие входы ключей 2 и 4 и открывает их. Конденсатор 6 начинает перезаряжаться от стабилизаттэра 5, и в момент, когда напряжение между его обкладками становится равным нулю, срабатывает нуль-орган 7 и его входной импульс возвращает триггер 8 в исходное состояние. Таким образом, осуществляется преобразование - напряжение-время , В результате двухкратного переброса триггера 8 на выходе формируется импульс, по длительности равный входному, но задержанный относительно него на время задержки. Использование новых элементов памяти (конденсатора) и коммутатора, обеспечивающего заряд и разряд конденсатора через один и тот же стабилизатор тока, отличает данное устройство от известных, так как исключается ошибка дискретности, присущая цифровым устройствам, и упрощается реализация как в обычном, так и в микрозлектронном исполнении. Элементы устройства не требуют высокой точности и стабильности параметров, что удешевляет устройство. Ошибка передачи задерживаемых имп льсов не превышала 1% для микросекундных импульсов. Формула изобретения Устройство задержки дмпульсов, содержа- щее первый и второй ключи, управляющие входы которых подключены ко входу устройства, третий и четвертый ключи, управляющие входы, которых подключены к выходу формирующего триггера, включенные между входом устройства и нулевым входом формирующего триггера, дифференцируюи ую цепь и блок задержки фронта импульса, отличающееся тем, что, с целью повыщения точности задержки, в устройство введены конденсатор, стабилизатор тока и нуль-орган, при этом входы нуль-органа соединены с соответствующими обкладками конденсатора, к одной обкладке конденсатора подключены выходы второго и третьего ключей, а к другой обкладке конденсатора выходы первого и четвертого ключей, сигнальные входы первого и третьего, второго и четвертого ключей попарно объединены и подключены соответственно ко входу и выходу стабилизатора тока, выход нуль-органа соединен с единичным входом формирующего триггера, выход которого является выходом устройства. Источники информаш и, принятые во внимание при экспертизе: 1.Авт.свид. № 271566, М.Кл. И 03 К 5/13, заявлено 27.03.69 (аналог). 2.Авт.свид. № 453790, М.Кл. Н ОЗ К 5/13 заявлено 11.07.73 (прототип).

&мд

Вы}(од

6 -о