Устройство обнаружения ошибок при приеме фазоманипулированных сигналов Советский патент 1977 года по МПК H04L1/00 H04L27/18 

Изобретение отиосится х технике передачи и приема диекретр ой информации в каналах е относительной фазовой манипуляцией (ОФМ) н, в чаетноети, к устройствам повышения номехоуетойчивоети гли увеличения информационной Скорости нередачи и может быть использовано в еиетсмах передачи данных, телеметрии и телеуправления.

Известно устройство, в котором избыточность фазового манинуляционного кода сигналов с «вращающейся фазой используется для осуществления тактовой или груниовой синхронизации при приеме 1.

Известное устройство содержит -на приемной стороне узел выделения синхроимпульсов, иодключенный через узел формирования и коррекции синхроимпульсов к додетекторному фазопреобразователю, выход которого соединен с входом фазодетектирующего узла.

Иедостатком этого устройства является невозможность обнаружения ошибок при приеме без введения кодовой избыточности в передаваемый сигиал.

Наиболее близким к предлагаемому по технической сущиости является устройство обнаружения ОЕпибок при приеме фазоманипулированных сигналов с «вращающейся фазой, не требующее введения кодовой избыточности в передаваемые комбинации. Такое устройство содержит демодулятор информационного

канала, параллельно которому включен контрольный канал, состоящий из решающего узла и фазового детектора, при этом к опорным входам фазового детектора и демодулятора информационного канала подключены соответствующие выходы узла формирования опорных напряжений 2.

Однако зто устройство имеет низкую точность обнаружения ошибок, поскольку не обеспечивается обнаружение спаренных, групповых и пакетных ошибок и ошибок в системах относительной фазовой телеграфии большей кратности.

Целью изобретения является иовышение точности обнаружения ошибок.

Это достигается тем, что в иредлагаемое устройство обнарул ения ошибок при приеме фазомаиипулированных сигналов в коитрольный канал введен формирователь эталонных импульсов, выход которого иодключен к тактовым входам решающего узла и демодулятора информационного канала непосредственно, а через введенный формирователь проверочной носледовательностн импульсов - к входу «Проверка решаюилего узла, причем к входам формирователей подключен выход фазового детектора, к другому входу которого i к входу узла формирования опорных напряжений иодключен умножитель частоты на

коэффициент, вдвое меньший необходимого для полного снятия манипуляции.

Решающий узел выполнен в виде последовательно соединенных элемента НЕТ, триггера со счетным входом и элемента И, к второму входу которого подключен выход элемента задержки на половину элементарной посылки, вход которого объединен с одним входом элемента НЕГ и является тактовым входом решающего узла, а другой вход элемента НЕТ является входом «Проверка решающего узла.

На фиг. 1 приведена блок-схема предлагаемого устройства обнаружения ошибок при приеме фазоманипулированных сигналов; на фиг. 2 - фазовременные диаграммы,.поясняющие работу устройства, при приеме сигналов двукратной системы ОФМ :;2D -oio-.

Предлагаемое устройство содержит демодулятор информационного капала 1, параллельно которому включен контрольный канал 2, состоящий из решающего узла 3, фазового детектора 4, формирователя эталонных импульсов 5, формирователя проверочной последовательности импульсов ti и умножителя частоты 7 на коэффициент 2/г (где п - кратность манинуляцин), а также узел формирования опорных напряжений 8. Ири этом к опорным входам фазового детектора 4 и демодулятора информационного канала 1 подключены соответствующие выходы узла формирования опорных напряжений Ь, выход формирователя эталонных импульсов о подключен к тактовым входам решающего узла 3 и демодулятора информационного капала 1 непосредственно, а через формирователь проверочной последовательности импульсов 6 - к входу «Проверка решающего узла 3. К входам формирователя эталонных импульсов 5 и формирователя проверочной последовательности импульсов 6 подключен выход фазового детектора 4, к сигнальному входу которого подключен умножитель частоты 7, соедипеипый с входом узла формировапня опорных напряжений 8.

Демодулятор информационного капала 1 состоит из последовательно соединенных ключа 9, фазовращателя 10 на Дфмии (Афмпн-минимальный скачок фазы в сигнале с «вращающейся фазой), блока фазового детектирования 11, блока регенерации импульсов 12, блока декодирования 13 и выходного формирователя 14.

Б случае приема сигналов однократной системы ОФМ 90°-270° блок фазового детектирования И состоит из одного фазового детектора, блок регенерации 12 из одного регенератора, блок декодирования 13 выполняет функцию декодирования относительного кода. В случае приема сигналов двухкратной системы ОФМ 45°-135°-225°-315° блок фазового детектирования 11 содержит два фазовращателя на 45° и -45° и два синхронных фазовых детектора, блок регенерации 12 содержит

два регенератора, блок декодирования 13 выполняет функцию декодирования относительного кода и разделения каналов.

Решающий узел 3 выполнен в виде последовательно соединенных элемента НЕТ 15, триггера 16 со счетным входом и элемента И 17, к второму входу которого подключен вы ход элемента задержки 18 па половину элементарной посылки, вход которого объединен

с одним входом элемента НЕТ 15 и является тактовым входом решающего узла 3, а другой вход элемента НЕТ 15 является входом «Проверка решающего узла 3.

Узел формирования опорных напряжений 8

содержит умножитель частоты 19 на два, выход которого соединен с входом узкополосного фильтра 20, выход которого подключен к входам первого делителя частоты 21 на 4п и второго делителя частоты 22 на два.

Формирователь проверочной последовательпости 6 содержит последовательно соединенные регенератор 23 и дифференцирующую цепь 24.

Формирователь эталонных импульсов 5 содержит ладущий делитель (мультивибратор) 25, подключенный через фазовый дискриминатор 26 к блоку управления 27, к входу которого подключен задающий генератор 28, а выход блока управления 27 подключен к унравляющему делителю 29, выход которого является выходом формирователя эталонных импульсов 5 и подключен к второму входу фазового дискриминатора 26. На фиг. 2 показаны исходные сигналы первого (фиг. 2, а) и второго (фиг. 2, б) подканалов, фаза передаваемого сигнала (фиг. 2,в), продетектированные сигналы первого (фиг. 2, г) и второго (фиг. 2,д) подканалов. Стрелкн отмечают значения фаз синусоидальных

сигналов. Звездочками отмечены ошибочно нринятые посылки. Пунктирными линиями отмечена форма меандра (фиг. 2,е) при .приеме без ошибки и возможная форма продетектированных сигналов при иаличии ошибок. На

фиг. 2, ж показаны искажения фазы принимаемого сигнала на 45°, которые приводят к равновероятной регистрации О или I в соответствующих посылках первого и второго иодканалов.

Устройство работает следующнм образом.

Принятый сигнал (фиг. 2,ж с «вращающейся фазой поступает на вход демодулятора информационного канала 1. Одновременно сигнал поступает в коптрольпый канал 2 на

умножитель частоты 7, коэффициент умножения которого зависит от кратности манипуляции и равеи 2п, т. е. частота несущей сигнала умножается на коэффициент, вдвое меньший необходимого для полного снятия манипуляции. На выходе умножнтеля 7 получается сигнал (фиг. 2,3) с нериодическими скачками фазы на 180°, обусловленными регулярными комлонентами сигнала (фиг. 2, ж). Умноженный сигнал (фиг. 2,3) поступает на фазовый

детектор 4 и иараллельно в узел формирования опорных напряжекй 8. На выходе делителя 21 на 4/г получается опорное напряжение для детектирования информационного компонента, а на выходе делителя 22 на два - опорное напряжение (фиг. 2, з) для детектирования регулярного компонента.

Сигнал (фиг. 2,«) с выхода детектора 4, представляющий собой последовательность видеоимпульсов, поступает на формирователь эталонных импульсов 5, который представляет собой инерционное устройство с постоянной времени интегрирования, равной нескольким элементарным посылкам, исправляющее искажения в последовательности импульсов (фиг. 2,«). На выходе формирователя b имеется последовательность эталонных (тактовых) импульсов (фиг. 2,/с), которая служит также для синхронизации всех цепей устройства.

Параллельно сигнал (фиг. 2, и) поступает в формирователь проверочной последовательности импульсов 6, который служит для калибровки импульсов сигнала (фиг. 2, и) по длительности. Постоянная времени интегрирования формирователя 6 равна длительности одной элементарной посылки, поэтому проверочная последовательность (,фиг. 2,л) сохраняет все искажения, имеющиеся в сигнале (фиг. 2, «), обусловленные действием помех в канале связи.

Б формирователе 6 регенератор 23 калибрует входные импульсы по длительности, которые поступают на дифференцирующую цепь 24, формирующую короткие импульсы (фиг. 2,л), соответствующие фронтам импульсов в последовательности (фиг. 2,м)..

Затем эталонная (фиг. 2, к и проверочная (фиг. 2, л) последовательности импульсов поступают в решающий узел 3.

Работа решающего узла 3 происходит следуюшим образом.

Эталонная и проверочная последовательности импульсов (фиг. 2, к, л) поступают на входы элемента НЕТ 15, на выходе которого импульсы появляются только в случае несовпадения этих последовательностей. Сигнал (фиг. 2,н) элемента НЕТ 15 поступает на триггер 16 со счетным входом, который формирует прямоугольный импульс ошибки (фиг. 2,о), нричем число ошибок определяется длительностью импульса. В случае одиночной ошибки длительность импульса равна одной элементарной посылке, в случае спаренной ошибки - двум элементарным посылкам и т. д.

Сигнал (фиг. 2, о) с выхода триггера 16 поступает на вход элемента И 17, на другой вход которого поступают эталонные (тактовые импульсы (фиг. 2,л), задержанные на половину элементарной посылки в элементе задержки 18. Ьа выходе элемента И 17 формируются короткие импульсы ошибки (фиг. 2,р), причем количество коротких имиульсов соответствует числу ошибок.

Сигнал ошибки (фиг. 2,р) далее может быть использован для исправления ошибок (например, путем автозапроса искаженных кодовых комбинаций в случае примеиения способа обнаружения ошибок в системе с решающей обратной связью) или для оценки качества связи (путем накопления и аналнза импульсов ошибок).

Формула изобретения

1.Устройство обнаружения ошибок при приеме qJaзoмaнипyлиpoвaнныx сигналов, содержащее демодулятор информационного канала, параллельно которому включен контрольный канал, состоящий из решающего узла и фазового детектора, при этом к опорным входам фазового детектора и демодулятора информационного канала подключены соответствующие выходы узла формирования опорных напряжении, отличающееся тем, что, с целью повышения точности обнаружения ошиоок, введен в контрольный канал формирователь эталонных импульсов, выход коTopOiO подключен к тактовым входам решающего узла и демодулятора информационного канала непосредственно, а через введенный формирователь проверочной последовательности импульсов - к входу «Проверка решающего узла, причем к сходам формирователей подключен выход фазового детектора, к другому входу которого и к входу узла формирования опорных напряжений подключен умножитель частоты на коэффициент, вдвое

меньший необходимого для полного снятия манипуляции.

2.Устройство по п. 1, отличающееся тем, что решающий узел выполнен в виде последовательно соединенных элемента НЕТ,

триггера со счетным входом и элемента И, к второму входу которого подключен выход элемента зад1:;ржкн на половину элементарной посылки, вход которого объединен с одним входо.м элемента НЕТ и является тактовым входом решающего узла, а другой вход элемента ПЕТ является входом «Проверка решаю.пдего узла.

Источники информации, принятые во внимание при экспертизе:

1. Авт. CU. СССР jYo 305594, кл. Н 04L 7/00, 1971.

2. Патент США N° 3529290, кл. 340-146, 1970 (прототип).

а I 1 i: (7

f X-r i f - -X I t M I f i f t I I i f I I f

-I-I-I

Ж 3

f I I M M t I I t M M f

I1г

I I I

I I I I JL1J