Устройство для сжатия информации Советский патент 1977 года по МПК G08C15/00 

нен с выходом второго элемента задержки, а единичный выход триггера подключен ко второму входу второго элемента Инк первому входу второго элемента ИЛИ, второй вход которого соединен с третьим выходом арифметического блока, а выход - со вторым входом регистра контрольных величин, четвертый выход арифметического блока соединен с первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, а выход - ко второму входу оперативной памяти.

На чертеже представлена блок-схема устройства.

Устройство для сжатия информации содержит регистр 1 .текущей выборки, первый вход 2 арифметического блока 3, второй вход 4 арифметического блока 3, оперативную память 5, накопитель 6 буферной памяти, выход неизбыточности 7 арифметического блока 3, элемент ИЛИ 8, подключенный к входу 9 начальной установки регистра 10 контрольных величин, выход 11 разрешения записи арифлметического блока 3, элемент ИЛИ 12, подключенный к оперативной памяти 5, первый информационный выход 13 арифметического блока 3, соединенный с входом 14 приема числа регистра 10 контрольных величин, второй информационный выход 15 арифметического блока 3, регистр 16 адреса, импульсный вход 17 записи на накопитель 6 буферной памяти, схему 18 контроля, имеющую выходы 19 разрешения записи и 20 принудительной записи, генератор 21 сигналов записи, генератор 22 сигналов считывания, элемент 23 задержки, триггер 24, элемент И 25, элемент И 26, элемент ИЛИ 27, элемент И 28, счетчик адреса записи 29, элемент задержки 30, счетчик адреса считывания 31, импульсный вход 32 -считывания с накопителя 6 буферной памяти, выходной регистр 33.

Устройство работает следующим образом. Двоичные коды измеряемых параметров (так называемые выборки) поступают через равные промежутки времени на регистр 1 текущей выборки. С выхода регистра 1 текущая выборка подается на первый вход 2 арифметического блока 3.

На второй вход 4 блока 3 поступают контрольные величины с оператиВНОЙ памяти 5. Г1о контрольным величинам и значению текущей выборки арифметический блок 3 определяет функцию, аппроксимирующую измеряемый процесс.

При появлении с)щественных выборок на выходе неизбыточности 7 арифметического блока 3 появляется единичный сигнал. Он проходит элемент ИЛИ 8 и попадает на вход 9 Начальной установки регистра 10 контрольных величин. При этом в регистре 10 устанавливаются контрольные величины, соответствующие началу нового интервала аппроксимации. Затем арифметический блок 3 выдает на Своем выходе 11 разрешения записи импульс, который пройдя элемент ИЛИ 12 потупает на вход оперативной памяти 5. При том в соответствующую ячейку оперативной амяти 5 происходит запись контрольных веичин из регистра 10 для начала нового инервала аппроксимации. Если при избыточной ыборке контрольные величины нуждаются в корректировке, то на первом информационном выходе 13 арифметического блока 3 появляется необходимый код, который по входу 14 приема числа передается в регистр 10 контрольных велич.ин. Затем на выходе 11 разрешения записи формируется импульс, который производит запись скорректированных значений контрольных величин из регистра 10 в соответствующую ячейку оперативной памяти 5. Кроме того, на втором информационном выходе 15 арифметического блока 3 в любом случае появляются коды контрольных параметров, которые описывают функцию, наиболее оптимальным образом аппроксимирующую измеряемый процесс (и для избыточных и для неизбыточных выборок погрешность восстановления не превышает заданной величины). Эти коды записываются на регистр адреса 16 для записи в накопитель 6 буферной памяти. Однако, такая запись произойдет лищь при поступлении на импульсный вход записи 17 импульса.

Для определения заполнения накопителя 6 предусмотрена схема 18 контроля, имеющая два выхода: разрешения записи 19 и принудительной записи 20. На выходе 19 нулевой запрещающий потенциал присутствует при заполнении кодами, ожидающими считывания в канал связи, всех ячеек буферной памяти 6, а во всех других случаях на выходе памяти 19 имеет место единичный сигнал. Если из всех ячеек накопителя 6 буферной памяти коды считаны в канал связи, на выходе 20 принудительной записи присутствует единичный сигнал, а при всех других заполнениях - нулевой.

Запись В буферную память происходит по стробу, вырабатываемому генератором 21 сигналов записи. Считывание происходит по стробу генератора 22 сигналов считывания. Поскольку генераторы 21 и 22 входят в состав единого блока управления, между их импульсами должна существовать жесткая связь. В данном устройстве внутри периода времени между выдачей импульса генератором 22 и появлением этого импульса на выходе элемента 23 задержки должен проходить интервал времени от появления импуль-са строба генератора 21 до возможной записи этим стробом на буферную память.

Каждый импульс элемента 23 задержки устанавливает в ноль содержимое триггера 24,

а в единичное состояние триггер 24 может быть установлен только в момент появления сигнала считывания на выходе генератора 22. Это вызвано тем, что импульс генератора 22 проходит на единичный вход триггера 24 через элемент И 25, второй вход которого подключей к выходу 20 принудительной записи схемы 18 контроля. Высокий сигнал на единичном плече триггера 24, лройдя через элемент ИЛИ 8, попадает на вход 9 начальной установки регистра 10 контрольных величин. При этом в регистре 10 искусственно устанавливаются контрольные величины, соответствующие началу нового интервала аппроксимации. Кроме того, высокий сигнал на единичном выходе триггера 24 разрешает прохождение импульса с выхода генератора 21 сигналов записи через элемент И 26. Выходной импульс элемента И 26, пройдя через элемент ИЛИ 12, попадает на вход импульсов записи оперативной памяти 5. При этом происходит запись контрольных величин, соответствующих началу нового интервала аппроксимации в соответствующую ячейку оперативной памяти 5. Сигнал с выхода элемента И 26 поступает также на элемент ИЛИ 27, на другой вход которого подается импульс с -выхода элемента И 28. Импульс генератора 21 пройдет элемент И 28 при высоких сигналах на выходе 7 неизбыточности арифметического блока 3 и на выходе 19 разрешения записи схемы контроля. Таким образом, на выходе элемента ИЛИ 27 появится импульс либо при неизбыточной выборке и отсутствии полного заполнения накопителя 6, лиОо в момент предшествующий считыванию из полностью опустошенного накопителя 6. Сигнал с выхода элемента ИЛИ 27 увеличивает на единицу содержимое счетчика адреса записи 29 и поступает на имлульсный вход записи 17 буферной памяти. При этом в ячейку накопителя b буферной памяти с номером, соответствующим содержимому счетчика адреса ;У, происходит запись кода с регистра 16. Считывание в канал связи осуществляется следующим образом. Импульс генератора считывания 22 увеличивает на единицу содержимое счетчика адреса считывания 31 и поступает на импульсный вход считывания 32 накопителя 6 буферной памяти. При этом происходит считывание кода, записанного в ячейку с номером, соответствующим содержимому счетчика адреса считывания 31, иа выходной регистр 33. С регистра 33 код передается в канал связи. Применение изобретения позволит повысить эффективность устройства, поскольку уменьшается (по данным опытов на 20-25%) количество записей избыточных выборок. Кроме того, на 3-5% уменьшается поток существенных выборок, поскольку каждая запись избыточной выборки сопровождается принудительным установлением начала участка аппроксимации. И наконец, при записи избыточных выборок не происходит увеличения погрешности восстановления данных на приемной стороне. Формула изобретения Устройство для сжатия информации, содержащее регистр текущей выборки, подключеный выходом к первому входу арифметического блока, первый выход которого соединен с первым входом регистра контрольных величин, выходом соединенного с первым входом оперативной памяти, выход которой соединен со вторым входом арифметического блока, второй выход которого соединен через регистр адреса с соответствующим входом записи накопителя, выход которого соединен с выходным регистром, третий выход - с первым входом первого элемента И, второй вход которого подключен к выходу разрешения записи блока контроля, а третий вход - к выходу генератора сигналов записи и первому входу второго элемента И, выходы элементов И соединены со входами элемента ИЛИ, выход которого соединен со входами первого элемента задержки и счетчика адреса записи, выход первого элемента задержки соединен с первым входом блока контроля и одним из входов записи накопителя, выход счетчика адреса записи соединен с другим входом записи накопителя, входы считывания которого соединены соответственно со вторым входом блока контроля и выходами второго элемента задержки и счетчика адреса считывания, входы второго элемента задержки и счетчика адреса считывания подключены к генератору сигналов считывания, отличающееся тем, что, с целью повышения быстродействия и точности, в «его введены триггер, второй и третий элемент ИЛИ, третий элемент И, причем выход принудительной записи блока контроля подключен к первому входу третьего элемента И, ко второму входу которого подключен выход генератора сигналов считыва.ния, выход третьего элемента И подключен к единичному входу триггера, нулевой вход которого соединен с выходом второго элемента задержки, а единичный выход триггера подключей ко второму входу второго элемента И и к первому входу второго эле.мента ИЛИ, второй вход которого соединен с третьим выходом арифметического блока, а выход-со вторым входом регистра контрольных величин, четвертый выход арифметического блока соединен с первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, а выход - ко второму входу оперативной памяти. Источники информации, принятые во внимание при экспертизе 1.Воздушно-космическая телеметрия, сборник материалов под ред. К. П. Трофимова. М., Воениздат, 1968, с. 199-207. 2.Авторское свидетельство СССР Afb 506909. кл. G :11С 19/00, 1972.