Способ выделения ошибок из испытательного псевдослучайного сигнала в виде м-последовательности и устройство для его осуществления Советский патент 1977 года по МПК H04B3/46 

три приводит лишь к прибпижетгой оценке числа действительных ошибок. Цель изобретения - яовышение точности выделения ошибок при минимизации времени вхождения в синхронизм. Дяя tsroro ъ способе выделения ошибок из испытательного сигнала в виде М-последоватепьности, основанном на умножении принятой М-последовательности с периодом 2-1 на ее порождающий многочлен, делении последовательности, полученной в Тате умножения, и регистрации ошибок, деление последовательности, полученной в ре(эультате умножения, осуществляют непрерывно на порождающий многочлен при наличии на ti-fl тактах сигналов М-последоватрльноств и последовательности,.полученной в ре зультате умножения, и прекращают деление при отсутствии последних,, В устройство для осуществления способа, имеющее блок умножения М-последоватепьности на ее порожд ющий многочлен, выход которого через блок деления на порождающий многочлен М-послеН доват льности подсоединен ко входу блока регистрации ошибок, введеньд элементы ИЛИ, счетчик расфазировки и триггер, при этом выходы установки начального состояния блока умножения М-последовательности на ее порождающий многочлен подключены через последовательно соединенные первый, второй элементы ИЛ1 счетчик расфазировки к триггер к соотеетствующим входам бпока деления на порождающий многочлен М-поспедоватепьности, а выход блока умножения М-последова тельности на ее порождающий многочлен подключен ко вторым входам второго элемента ИЛИ и триггера. На чертеже представпена структурная элек трическая схема устройства для осуществления способа выделения ошибок из испытатель ного сигнала в виде М-последовательности. Устройство содержит блок 1 умно кения Мпоследоватепьности на ее порождающий многочлен, выход которого через блок 2 деления на порождающий многочлен М-последовательности подсоединен ко входу блока 3 регистрации ошибок, а также элементы ИЛИ 4, 5, счетчик 6 расфазировки и триггер 7, при этом выходы установки начального состояния блока 1 умножения М-последователь-л ности на ее порождающий многочлен подключены через последовательно соединенщ.1е пер вый 4, второй 5 элементы ИЛИ, счетчик 6 расфазировки и триггер 7 к соответствующим входам бпока деления 2 на порождающиймногочлен М-последовательно, а выход блока умножения 1 М-последовательности на ее порождающий многочлен подключен - ко вторым входам, второго элемента ИЛИ 5 и триг гера 7. Сигнал М-последовательности, приходящий с исследуемого тракта, умножается йа многочлен, порождающий эту М-последовательность. По прошествии П тактов (где П - максимальный показатель степени порождающего многочлена) после подачи входного сигнала или с момента расфазировки сдвиги входной М-последовательности во времени - на выходе блока 1 умножения остается лишь последовательность ошибок, умнот1женная на порождающий многочлен. Если при (Наличии М-последовательности на входе блока 1 после указанного выше момента в течение К тактовых интервалов (где ) иа выходе блока 1 множения не будет ни одной ошибки, то значительно во астет вероятность отсутствия ошибки в течение того же промежутка времени и во входном сигнале.: С увеличением К эта вероятность возрастает, однако с достаточной для практики тшностью можно принять К -П + 1. ЕСЛИ в этот момент установить блок 2 деления в нулевое состояние, т.е. задать нулевые начальные условия, то последующие ошибки, пройдя блок 1 умножения, будут правильно выделяться блоком 2 деления. Устройство, реализующее предложенный способ, работает следующим образом. В случае отсутствия ошибок во входной. М-последовательности, поступающей на вход регистра 8 сдвига и вход элемента 9 сравнения блока 1 умножения на входе элемента 9 сравнения сохраняется состояние логического нуля. При этом отсутствует сигнал сброса счетчика 6 расфазировки, устанавливающего триггер 7 в состояние, при котором он обнуляет все ячейки дополнительного регистра 10 сдвига, блоком 2 деления. Очевид цо, что на выходе всего устройства сохраняется логическое состояние нуля. : При наличии во входном сигнале ошибок первая из них, выделенная элементом 9 сравнения, сбрасывает счетчик 6 расфазировки („ устанавливает триггер 7 таким образом. что снимается сигнал обнуления дополнительного регистра 1О сдвига. После чего начинает работать блок 2 деления на порождающий многочлен, который должен произвести правильное выделение имеющегося во входном сигнале потока ошибок. При перерыве связи сигнал с выхода элемента ИЛИ 4 через элемент ИЛИ 5 сбросит счетчик 6 расфазировки, а триггер 7 останется в нулевом состоянии, в которое он будет установлен ошибками, выделяющимися в течение 1 тактов с момента возникновения перерыва на выходе элемента 9 сравнения. В этом случае блок деления 2 будет работать в режиме генерации М-поспедоватепь