Преобразователь малых изменений сопротивлений во временной интервал Советский патент 1978 года по МПК G01R27/00 

П|рео|бразователь содаржит .жточиик / постожнлюго .наПряжения, делитель 2 здапряжения, полумост 3, состоящий из оравняваемдао 4 1И.-образдово1го 5 резвсторов, разрядный резистор 6, разрядный ключ 7, зарядный ключ 8, переключатель 5, Дифференциальный усилитель 10, интегратор 11 то.ка, «улыорган 12, блок управления 13, триггер 14.

Работа схемы делится аа ;ДВ.а тааста. В иервом такте 8 открыт, ключ 7 закрыт. Интегратср 11 тока интегрирует разностный тоК ,плс полумоста 3. Через переключатель 9 (лолОжание «1) лотелциал сре;дней то41ки лолукС|Ста 5 .подается на инвертирующий вход усилителя 10. Выходное нал ряжен:ие усилителя 10 10|П(ре деляется разностью -напряжения полумоста 5 IK делителя 2, оио подается на неин1вертируЮ|Щий вход интегратора 11. При условии, что переключатель 9 РзыпОЛнан на униполярных транзисторах (остаточное иатряжепне ), применением лераключателя 9 и уоилителя 70 удается практически шолностыо исключить влияние остаточиых иараметров .ключа 8, так как ощибка, инаоимая Н1еко,:1тролИ:руе-мы:м значанИ-ам остаточного ,

противления ключа R: ---jp- , где К- кок

эф:ф:иЦис1:гт усиления д И:фф|еренни;альиого уаилител я, стрзмоггся IK нулю При больших зиачениях /С.

Во iivrcpOM такте ключ 8 закрыт, ключ 7 открыт.

ПрОисходпт ПОЛНЫЙ разряд емкости интбпратора через раэр ядный резистор 6. Переключатель 9 (положение «2) Передает потенциал резистора 6 на вход усил ителя 10.

Окончаь:;ие разряда интегратора ф1и:кси.. руется нуль-органом 1-2, включенным лараллельно интегратору. В это.м такте усилитель 10 и переключатель 9 устраняют .влияние остаточных параметров ключа 7.

Величина временного интервала Т при этОМ для малых отклОнений величины CiOHpoтивлсния Л составляет

(R

т . Rl °

- 11

длительность нврвюго такта интеприрования;

юолротивлеиие разрядного резистора; соиротишление оиорного резистора; |С:01ПротивлеНие сравниваемого резистора.

Ф о р М у л а и 3 о б р 6 т е н и я

Пр еобразователь малых изменений соиротивлений во временной иитервал, содержащий источНкк лостояииого напряжения, выход которого Соединен С одной входной клеммой преобразователя и выводом одного из резисторов делителя иаоряжения, а через носледовательно соединенные разрядный резистор, разрядный и зарядный ключи - с другой входной клеммой преобразователя, к которой подсоединен один вывод образцового |реаистора, другой 1ВЫВОД которого и другой вывод делителя напряжения соединены с Общей щиной, а также интегратор тока, нуль-орган, блок управления и триггер, нричем выход интегратора тока соединен с одним из входоз

нуль-0рган:а, выход которого соединен с одним из ВХОДОВ триггера, другой вход которого соединен с адним из выходов блока управления, другие входы которого лодключены к входам р азрядного и зарядного ключей, О тлишающийся тем, что, с целью ловышения точности, в него введены переключатель, соединенный с доиолиителыным выходом блока уира1вле1ния, и дифференциальный усилитель, одии Вход которого соедии1ен с подвижиым контактом переключателя, а другой - со Оредней Т041кой делител.я яанряжения, лричем выход дифференциального усилителя соедииен с неинвертирующим входол интегратора тока, инвертирующий вход которопо Соединен с друпим входо м {иуль-оргаиа .и выходом разрядного ключа.

Источ1ви1ви информации, принятые во ввиимание 1при экспертизе:

1. Шляндин В. М. Цифровые измерительные преобразователи и лриборы. М., Изд. «ВысшарЯ школа, 1973, стр. 179.

2. Авторское свидетельство -СССР № 1328еЗ, кл. G01R 27/00, 1952.

n