Устройство для сравнения двоичных чисел Советский патент 1978 года по МПК G06F7/04 

(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ

са триггеров данного разряда счетчиков сравниваемых чисел.

На чертеже представлена функциональная схема устройства.

Устройство содержит вычитающие счетчики 1, 2 и 3 сравниваемых чисел с вычитающим счетным входом, первый 4 и второй 5 реверсивные счетчики; первый 6 и второй 7 суммирующие счетчики (минимальной и максимальной разности) с суммирующим счетным входом; третий 8 и четвертый 9 суммирующие счетчики (наименьщего и наибольщего чисел) с суммирующим счетным входом; первый элемент ИЛИ 10; дифференцирующие цепи И; первый элемент И 12, генератор счетных импульсов 13; второй элемент И 14; второй элемент ИЛИ 15, щестой элемент ИЛИ 16; восьмой элемент И 17; четвертый эле.мент ИЛИ 18; пятый элемент ИЛИ 19; третий элемент И 20; седьмые элементы И 21, 22; четвертый эле.мент И 23; первый управляющий триггер со счетным входом 24; второй управляюцдий триггер 25 с раздельными Е ходами; третий элемент ИЛИ 26, пятый и шестой элементы И 27 и 28, девятый десятый и одиннадцатый элементы И 29, 30 и 31, поразрядные узлы управления стиранием и записью пнформации 32, состояппге из четвертого элемента ИЛИ 33, элемента НЕ 34, первого и второго элементов И 35, 36, первого, третьего и второго элементов ИЛИ 37, 38, 39, третьего и четвертого элементов И 40, 41 и пятых элементов И 42, 43, 44; входную клемму 45 устройства.

Устройство работает следующим образом.

В исходном состоянии сравниваемые числа записаны в счетчики 1, 2. 3. При этом есть сигналы на выходах каждого из элементов ИЛИ 10, следовательно, есть сигналы на вторых входах каждого из элементов И 12, 42 и на выходе элемента ИЛИ 15, а также есть сигналы на вторых входах элементов И 17 и 31. Первый и второй управляющие триггеры установлены в «О. В каждом из разрядов счетчиков 4 и 5 записаны «1.

После поступления на клемму 45 разре1пающего сигнала, который сохраняется в течение всего времени сравнения, импульсы от генератора 13 через элемент И 14 и элементы И 12 поступают на информационные входы счетчиков 1,2 и 3, уменьщая их содержимое. Одновременно импульсы через элементы И 14 и 31 поступают в счетчик 9-наибольщего числа и подсчитываются в нем, С выхода элемента И 31 импульсы поступают на второй вход 30. Поскольку при подаче на клемму 45 разре.щаюцдий сигнал устанавливает триггер 25 в «1 т. е. появляются сигналы на вторых входах элементов И 41 и на первом входе элементов И 30, и.мпульсы через элемент И 30 проходят в счетчик 8 наименьщего числа и подсчитываются в нем.

В том случае, если в процессе вычитания единиц из счетчиков 1, 2, 3 в их одноименных разрядах одновременно окажутся записанными единицы, исчезнут сигналы на первых входах, следовательно, на выходах всех элементов И 42 данного разряда. В результате на выходе

элемента НЬ 34 появляется сигнал, который стирает содержимое этого разряда во всех счетчиках 1, 2, 3 и подает единицу в этот разряд счетчиков 8.

После некоторого количества чередований стирания равных разрядов с вычитанием единиц содержимое одного (или нескольких) счетчиков 1, 2, 3 становится равным нулю. Исчезает сигнал с выхода соответствующего элемента ИЛИ 10 и, следовательно, сигналы на вторых

входах элементов И 12 и 42. Прохождение импульсов в эти счетчики прекратится, а инверсные выходы триггеров этих счетчиков отключатся от элементов ИЛИ 33.

Исчезновение сигнала на выходе элемента И 10 фиксируется элементом ИЛИ 26, импульс

с выхода которого перебрасывает триггер 25 в исходное состояние, в результате чего появляется сигнал на первом входе элемента И 29, вторых входах элементов И 35, 36 и 40, снимается сигнал с первого входа элемента И 30,

и подсчет импульсов в счетчике 8 наименьщего числа прекращается. Импульс с выхода элемента ИЛИ 26 перебрасывает триггер 24. Появляется сигнал на его прямо.м выходе, следовательно, на третьих входах элементов И 35, втором входе элемента И 27 и первом входе

элемента И 22. Импульс с выхода элемента ИЛИ 26 подается на вторые входы элементов И 21 и 22, проходит через элемент И 22,. очищая счетчик 5, в результате чего закрывается элемент И 23.

Поскольку появился сигнал на первом входе элемента И 29, счетные импульсы с выхода элемента И 31 через элемент И 29 начинают поступать на информационный вход счетчика 7 .максимальной разности и подсчитываются в нем. Одновременно счетные импульсы с выхода элемента И 29 поступают на первые входы элементов И 27 к 28. Ввиду того, что есть сигнал на втором входе элемента И 27 и с выхода эле.мента ИЛИ 18 на первом входе элемента И 20, импульсы через элементы И 27 и 20 проходят на суммирующий вход счетчика 5, гюдсчитываясь в не.м. При этом элемент И 23 открывается и импульсы поступают на вычитающий вход счетчика 4, уменьщая его содержимое, а также через элемент ИЛИ 16 подсчитываются в счетчике 6 минимальной разносТИВ том случае, если в одноименных разрядах оставщихся ненулевых счетчиков 1, 2, 3 оказываются записанными единицы, сигналы с выхода соответствующих элементов НЕ 34 стирают содержимое этих разрядов во всех вычитающих счетчиках 1, 2, 3, в первом реверсивном счетчике 4 и подают единицы в эти разряды счетчиков 5, 6, 7 и 9.

После того, как число, следующее за наименьщим из сравниваемых чисел, обращается в нуль, исчезает сигнал с выхода одного из элементов ИЛИ 10 и закрывается соответствующий элемент И 12, прекращая поступление вычитающих импульсов в данный счетчик.

Исчезновение сигнала на выходе ИЛИ 10

фиксируется элементом ИЛИ 26, импульс с выхода которого подтверждает состояние триггеpa 25 и перебрасывает триггер 24. В результате появляются сигналы на первом входе элемента И 21, втором входе элемента И 28 и третьих входах элементов И 36. Импульс с выхода элемента ИЛИ 26 поступает на второй вход элемента И 21, очищая счетчик 4, благодаря чему закрывается элемент И 20, и, проходя через элемент И 17, очищает счетчик 6 минимальной разности.

Импульсы с выхода элементов И 28 и 23 подсчитываются в первом реверсивном счетчике 4 и через элемент ИЛИ 16 - в первом суммирующем счетчике 6 и вычитаются из содержимого второго реверсивного счетчика 5. При одновременном появлении единиц в одноименных разрядах ненулевых вычитающих счетчиков 1, 2, 3 происходит, как описано выше, стирание содержимого этих разрядов во всех этих счетчиках, в счетчике 5 и подача единиц в эти разряды счетчиков 4, 6, 7 и 9.

Если текущее значение разности сравниваемых чисел меньше или равно уменьшаемому, записанному в одном из реверсивных счетчиков 4 и 5 (в данном случае в счетчике 5), то в схеме в отрезок времени от момента обращения в нуль одного (наименьшего) из сравниваемых-чисел, зафиксированного элементом ИЛИ 26, до момента обращения в нуль следующего из сравниваемых чисел, также зафиксированного элементом ИЛИ 26, никаких переключений не происходит. Эта разность, как наименьщая из всех предыдущих, окажется записанной в суммирующем счетчике 6. Если же очередная текущая разность больше уменьшаемого, то в момент их равенства содержимое счетчика уменьшаемого (в данном случае счетчика 5) станет равным нулю, элемент И 23 закрывается и дальнейщее поступление импульсов в устройство прекратится. Предыдущее значение разности в качестве наименьщего из всех сравниваемых к этому моменту будет восстановлено в 6 и запомнено в 4 счетчиках.

После того, как обратится в нуль наибольшее из всех чисел, исчезнет сигнал с выхода элемента ИЛИ 15, т. е. сигнал на вторых входах элементов И 31 и 17, поступление импульсов в суммирующие счетчики 7 и 9 прекратится, а импульс с выхода элемента ИЛИ 26 не погасит счетчик 6. Таким образом, в счетчиках 8 и 9 записаны наименьшее и наибольшее из сравниваемых чисел, в счетчиках 6 и 7 - минимальная и максимальная разности чисел.

Оборудование устройства для сравнения поразрядными узлами управления стиранием и

записью информации с соответствующими связями позволяет значительно сократить время сравнения. Процесс сравнения ускоряется примерно в 10 раз.

Формула изобретения

Устройство для сравнения двоичных чисел по авт. свид. № 444180, отличающееся тем, что, с целью повыщения быстродействия, оно снабжено поразрядными узлами управления стиранием и записью, каждый из которых состоит из пяти элементов И, четырех элементов ИЛИ и элемента НЕ, причем в каждом поразрядном узле управления стирание.м и записью выход элемента НЕ подключен к одному из входов первого элемента И, соединенного выходом с одним из входов -нервого и второго элементов ИЛИ, к одному из входов второго элемента И, выход которого подключен к одному из входов третьего и второго элементов ИЛИ, и к одному из входов третьего и четвертого элементов И, а вход элемента НЕ соединен с выходом четвертого элемента ИЛИ, входы которого подключены к выходам пятых элементов И всех поразрядных узлов управления стиранием и записью, причем первый вход каждого пятого элемента И соединен с инверсным выходом триггера данного разряда, а второй вход - с выходом первого элемента ИЛИ соответствующего счетчика, другие входы первого, второго и третьего элементов И подключены к инверсному выходу второго управляющего триггера, прямой выход которого соединен с другим входом четвертого элемента И, третий вход nepBoio элемента И соединен с прямым, а третий вход второго элемента И - с инверсными выходами первого управляющего триггера, выходы седьмых элементов И соединены с другими входами первого и третьего элементов ИЛИ, выходы которых подключены ко входам сброса триггеров данного разряда соответственно первого и второго реверсивных счетчиков, а входы управления триггерами данного разряда первого и второго реверсивных счетчиков, первого, второго, третьего и четвертого суммирующих счетчиков соединены с выходами соответственно второго и первого элементов И, второго элемента ИЛИ; третьего и четвертого элементов И и элемента НЕ, выход которого подключен ко входам сброса триггеров данного разряда счетчиков сравниваемых чисел.