Устройство синхронизации импульсных приемников Советский патент 1978 года по МПК H04L7/04 

1

Изобретение относится к технике связи и используется для синхронизации и фазирования местных генераторов устройств оптимальной обработки сложных фазоманипулированных сигналов.

Известно устройство синхронизации импульсных приемников, содержащее последовательно соединенные сумматор входных сигналов, нороговый блок, первый и второй блоки задержки, первый блок совпадения, третий блок задержки и блок динамической памяти, к продвигающим входам которого подключен выход первого блока задержки через дифференцирующий блок, а выходы - к соответствующим входам второго блока совпадения, а также генератор опорной частоты и объединенные по управляющему входу первый и второй ключи, причем выход первого ключа подключен к управляющему входу делителя частоты, выход которого подключен к входу формирователя выходных импульсов

1.

Однако в данном устройстве ошибки в фазировании существенно влияют на ошибки регистрации принимаемой информации.

Цель изобретения - уменьшение флуктуации выходных импульсов.

Для этого в устройство синхронизации импульсных нриемников, содержащее последовательно соединенные сумматор входных сигналов, пороговый блок, первый и второй блоки задержки, первый блок совпадения, третий блок задержки и блок динамической памяти, к продвигающим входам которого подключей выход первого блока задержки через дифференцирующий блок, а выходы - к соответствующим входам второго блока совпадения, а также генератор опорной частоты и объединенные по управляющему входу первый и второй ключи, причем выход первого ключа подключен к управляющему входу делителя частоты, выход которого подключен к входу формирователя выходных импульсов, введены формирователь передних фронтов,

формирователь стробов п последовательно соединенные дополнительный блок задержки, формирователь двух полустробов, дискриминатор ошибок, интегратор и блок управления, при этом выход делителя частоты подключен

к входу дополнительного блока задержки и через формирователь стробов к управляющему входу первого ключа, к информационному входу которого подключен выход второго блока совпадения через формирователь передних

фронтов, выход порогового блока через второй ключ подключен к другому входу дискриминатора ошибок, а выход генератора опорной частоты подключен к управляющему входу блока управления, выход которого подключен к первому входу делителя частоты.

На чертеясе изображена структурная электрическая схема предложенного устройства.

Устройство синхронизации имиульсных приемников содержит последовательно соединенные сумматор 1 входных сигналов, пороговый блок 2, первый 3 и второй 4 блоки задержки, первый блок 5 совпадения, третий 6 блок задержки и блок 7 динамической памяти, к продвигающим входам которого подключен выход первого блока 3 задержки через дифференцирующий блок 8, а выходы - к соответствующим входам второго блока 9 совпадения, а также генератор 10 опорной частоты и объединенные по управляющему входу первый И и второй 12 ключи, причем выход первого ключа подключен к управляющему входу делителя 13 частоты, выход которого подключен к входу формирователя 14 выходных импульсов, а также формирователь 15 передних фронтов, формирователь 16 стробов и последовательно соединенные дополнительный блок 17 задержки, формирователь 18 двух полустробов, дискриминатор 19 ощибок, интегратор 20 и блок 21 управления, при этом выход делителя 13 частоты подключен к входу дополнительного блока 17 задержки и через формирователь 16 стробов к управляющему входу первого ключа 11, к информационному входу которого подключен выход второго блока 9 совпадения через формирователь 15 передних фронтов, выход порогового блока 2 через второй ключ 12 подключен к другому входу дискриминатора 19 ощибок, а выход генератора 10 опорной частоты подключен к управляющему входу блока 21 управления, выход которого подключен к первому входу делителя 13 частоты.

Устройство работает следующим образом.

На входы сумматора 1 поступают огибающие входных сигналов, имеющие форму треугольного импульса. При наличии сеанса связи на выходе сумматора 1 независимо от передаваемой информации появляется периодическая последовательность импульсов с периодом Т, равным периоду манипуляции, поскольку каждый из передаваемых сигналов Si(t), Sz(t),... Sm(i) вызывает появление «сжатого импульса на соответствующем входе сумматора 1. С выхода сумматора 1 импульсы поступают на вход порогового блока

2(например, триггер Шмитта), временное расположение переднего и заднего фронтов сигналов которого несет информацию о фазе входного сигнала. Импульсы с выхода порогового блока 2 поступают на первый 3 и второй 4 блоки задержки, с временем задержки, равным периоду 7 манипуляции. Импульс на выходе блока 5 совпадения появляется лищь в том случае, когда на вход блока

3задержки поступают два импульса, разделенные интервалом времени Т. Импульсы с выхода блока 5 совпадения через третий блок 6 задержки поступают в блок 7 динамической памяти. Время задержки третьего блока 6 задержки значительно меньше периода Т манипуляции. Продвигающими для блока 7 динамической памяти являются импульсы получаемых при дифференцировании передних фронтов выходных импульсов первого блока 3 задержки. Импульс на выходе второго блока 9 совпадения появляется при заполнении всех разрядов блока 7 динамической памяти, что имеет место лищь в случае появления на выходе порогового блока 2 не менее

чем ra-f 1 следующих подряд импульсов с интервалом времени Т. Импульс с выхода второго блока 9 совпадения поступает на вход формирователя 15. Выделенный фронт сигнала блока 9 совпадения в моменты времени,

не совпадающие с моментами поступления отрицательного строба с выхода формирователя 16, через ключ 11 поступает на вход делителя 13 и производит в нем запись числа

„, fan строб. .

где /По - коэффициент деления делителя 13, равный отнощению периода Т манипуляции сложного фазоманипулированного сигнала к

периоду -- сигнала генератора 10;

/оп

Тстроб. - длительность стробирующего имульса формирователя 16.

Сигнал на выходе делителя 13 появляется

/:

т т,

оп Чтробчерез /Лопериодов частоты гене 2

ратора 10. Этим сигналом включаются формирователи 14 и 16. Поскольку длительность строба Тстроб. формирователя 16 выбирается

равной удвоенному значению максимальных флуктуации переднего фронта сигнала блока 9 совпадения, в следующем тактовом периоде импульсом с выхода формирователя 15 запись числа в делитель 13 не производится,

так как ключ 11 под воздействием отрицательного строба не пропускает импульс формирователя 15 на вход делителя 13. Выходной импульс делителя 13 через дополнительный блок 17 задержки включает формирователь 18. Длительность дополнительного блока 17 задержки равна половинному значению максимальных флуктуации переднего фронта сигнала блока 9 совпадений. Длительность каждого из полустробов формирователя 18

равна половинному значению суммы длительности входного сигнала и максимального значения флуктуации сигнала. Два полустроба поступают на дискриминатор 19. Сигнал с выхода дискриминатора 19 через интегратор 20 и блок 21 управления в соответствии с усредненной ощибкой производит в делителе 13 добавление или исключение импульсов генератора 10, тем самым сдвигая фазу выходных импульсов формирователя 14.

Предложенное устройство позволяет уменьшить флуктуации выходных импульсов.

Формула изобретения

Устройство синхронизации импульсных приемников, содержащее последовательно соединенные сумматор входных сигналов, пороговый блок, первый и второй блоки задержки, первый блок совпадения, третий блок задержки и блок динамической памяти, к продвигающим входам которого подключен выход первого блока задержки через дифференцирующий блок, а выходы - к соответствующим входам второго блока совпадения, а также генератор опорной частоты и объединенные по управляющему входу первый и второй ключи, причем выход первого ключа подключен к управляющему входу делителя частоты, выход которого подключен к входу формирователя выходных импульсов, отличающеес я тем, что, с целью уменьшения флуктуации выходных импульсов, в него введены формирователь передних фронтов, формирователь стробов и последовательно соединенные дополнительный блок задержки, формирователь

двух полустробов, дискриминатор ошибок, интегратор и блок управления, при этом выход делителя частоты подключен к входу дополнительного блока задержки и через формирователь стробов к управляющему входу первого ключа, к информационному входу которого подключен выход второго блока совпадения через формирователь передних фронтов, выход порогового блока через второй ключ подключен к другому входу дискриминатора ошибок, а выход генератора опорной частоты подключен к управляющему входу блока управления, выход которого подключен к первому входу делителя частоты.

Источники информации, принятые во внимание при экспертизе 1. АвторскоесвидетельствоСССР

№ 342301, кл. Н 04В 1/66, 1972.