Следящий делитель частот Советский патент 1978 года по МПК G06F7/52 H03K23/00 

Устройство огиосится к обласгн вычиолигельной техники.

Известно делительное устройство, содержащее схему управления, два двоичных делителя частоты и реверсивный регистр, поразрядно связанный потенциально-импульсными логическими вентилями типа И с каждым из делителей fil .

Известное устройство обладает слозк- ностью и низкой точностью.

Наиболее близким техническим решением к данному изобретению является сгэ- д1пний делитель частот, содержащий реверсивный счетчик, вход вычитания которого соединен с первым входом делителя, и счетчик, причем разрядные выходы реверсивного счетчика и счетчика подключены соответственно к первым и вторым входам эломентов И группы 2j .

Однако следящий делитель частот име ет низкую точность, кроме того, делимая частота должна Ьыть меньше частоты де-

.

Цель изобретения - повышение точности деления и расширение диапазона обрабатываемых частот.

Для эгого предлагаемый делитель содержит блок сложения, первый вход которого подключен к второму входу делителя, а второй вход - к выходу элементов И группы, выход блока сложения подключен к входу сброс счетчика и входу сложения реверсивного счетчика.

На чертеже представлена структуриая схема предлагаемого следящего делителя.

Следящий делитель состоит из рееюр- сивного счетчика 1, группы 2 элементов И, счетчика 3 и блока сложения 4.

Вход вычитания реверсивного счетчика 1 является первым входом делителя, первый вход блока сложения 4 является вторым входом делителя, вход блока сложения 4 соединен с ш 1ходом группы элементов И 2, выход которого соенинеп с входом счетчика 3 и входом сложения ревер- CHBHOix) счетчика 1, разряды последнегх) подключены к первым вхопаы rpyntibi элеMi.nroi5 И 2, вторые которой связа ны с раз{1яппми счетчика 3. Устройство )тает слепуюшим обрйв исходном состоянии триггеры счетч ка 1 ниходятся нулевом состоянии; Час тота на выходе блока 4 сложения равна 2 (1) гле Ч - частота, подаваемая на вхоп X дели теля; ij- частота следования импульсов на выходе группы 2, определяемая со отношением м„,-% Wm 2 где I - число, содержащееся в счетчи ке 1; коэффициент пересчета счетчиков 1 и 3. На основании выражений (1), (2) для частоты I 2. получим Z(3) Установившийся режим наступает при равенстве частот У и f 2 поступающи на входы счетчика 1 (у - частота, посту пающая на вычитающий вход счетчика 1) X-WftI -;(4) откуда (5) При оценке длительности переходного процесса в предлагаемом делителе уравне кие скорости накопления Z (t ) в данном делителе имеет вид cJZ(t) -Н (6) Если Z (О) 0, то, разделяя переменные в выражении (6), получаем . Wfrt Г X. у Рассмотрим частный случай, когда число Z( t ) нарастает от (О) 0 при t О до максимального значения при , 2; () . Это соотвстствуег входным сигналам х W ,j -1 / Is/ ц., и у 1. Время Т, за которое переменна 2 (i достигает уровня S « N 1, равно (OJrt-eng-i) (8) Продолжительность переходного пронес са в случае, когда динамическая noipeiiiность не ирепьнпорт rvfuinfo KtiMin-T (f. -I) и у 1 рпвня Т ( 0, 1 ) фактов Но в извостном устройство лгительность перекодно1Х) процесса ог1)еделяется количеством тактов заведомо меныгей ча :тоты, т. е. у; в предлагаемом уст)ойстве установившийся режим возможен при X Z у, длительность переходного процесса определяется количеством тактов заведомо большей частоты. Поскольку количество тактов переходного процесса в обеих схемах одинаково, то длительность переходного процесса в предлагаемом делителе всегда меньше, чем в известном, т.е. быстродействие его больиге Погрещность отсругления в предлагаемом делителе уменьшена в раз по сравнению с известным, т.е. достигается повышение точности делителя Нщ раз. : Кроме того, в предлагаемом следящем делителе результат деления представляет собой частное от деления меньшей частоты на больц(ую, что невозможно осуществить при помощи известного делителя, в котором установивщийся режим возможен лишь при условии X у, т, е. предлагаемый делитель обладает расширенными функциональными возможностями. Формула изобретения Следящий делитель частот, содержащий реверсивный счетчик, вход вычитания которого соепинен с первым входом делителя, и счетчик, гтричем разрядные выходы реверсивного счетчика и счетчика подключены соответственно первым и вторым входам элементов И группы, о т л и ч а- ю ш е 8 с я тем, что, с целью повышения точности деления и расширения диапазона обрабатываемых частот, делитель содержит блок сложения, первый вход которого подключен к второму входу делителя, а второй вход - к выходу элементов H-ipynribi, выход блока сложения подключен ко входу сброс счетчика и входу сложения реверсивного счетчика. Источники информации, принятые во внимание при экспертизе: 1.Авторское свидетельство СССР № 160906, кл. q 06 Q 7/16, 1967. 2.В. ГТ. Дапчеев. UH()po-частотные вычислительные устройства. М,-, Эпе)гия, 1976, с. 54.

ь м м а I J,