Частотно-импульсное дифференцирующее устройство Советский патент 1992 года по МПК G06F7/62 

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам дифференцирования частотно- импульсных сигналов.

Известно частотно-импульсное дифференцирующее устройство, содержащее блок сложения-вычитания, реверсивный счетчик импульсов, двоичный умножитель частоты и делитель частоты.

Недостатками данного устройства являются пониженная чувствительность при высоких значениях опорной частоты и низкая помехоустойчивость.

Наиболее близким к предлагаемому является частотно-импульсное дифференцирующее устройство, содержащее блок сложения-вычитания, подключенный первым входом к входу дифференцируемой частоты устройства, а выходом - к первому входу блока вычитания и суммирующему входу реверсивного счетчика, соединенного выходами разрядов с первой группой входов двоичного умножителя, а вычитающим входом - с входом импульсов опорной частоты устройства, вторым входом блока вычитания и входом первого делителя частоты, выходы разрядов которого подключены к второй группе входов двоичного умножителя, причем выходы блока вычитания являются выходами устройства, второй делитель частоты, соединенный входом с выходом двоичного умножителя, а выходом - с вторым-входом блока сложения-вычитания.

Недостатком известного устройства яп- ляется пониженная точность дифференцирования при воздействии помех.

Цель изобретения - повышение точности дифференцирования.

Поставленная цель достигается тем, что в частотно-импульсное дифференцирующее устройство, содержащее блок сложения-вычитания, подключенный первым входом к входу дифференцируемой частоты устройства, в выходом - к суммирующему входу реверсивного счетчика, соединенного выходами разрядов с первой группой входов двоичного умножителя, а вычитающим входом - с входом импульсов опорной частоты устройства, вторым входом блока вычитания и входом первого делителя частоты, выходы разрядов которого подключены к второй группе входов двоичного умножителя, причем выходы блока вычитания являются выходами устройства, вход второго делителя частоты соединен с выходом двоичного умножителя, а выход - с, вторым входом блока сложения-вычитания, дополнительно введены второй умножитель частоты и второй реверсивный счетчик, суммирующий зход которого соединен с суммирующим входом первого реверсивного счет- чика и выходом блока сложения-вычитания, а вычитающий вход подключен к выходу второго умножителя частоты и первому входу

блока вычитания, причем выходы разрядов второго реверсивного счетчика соединены с первой группой входов второго умножителя частоты, вторая группа входов которого подключена к выходу первого делителя частоты

и к второй группе входов первого умножителя частоты.

На чертеже представлена блок-схема частотно-импульсного дифференцирующего устройства.

Устройство содержит блок 1 сложения- вычитания, подключенный первым входом к шине ввода дифференцируемой частоты Fx( т), блок 2 вычитания, реверсивный счетчик 3, суммирующий вход которого соединен с выходом блока 1 сложения-вычитания. Счетчик 3 соединен выходами разрядов с первой группой входов двоичного умножителя 4, а вычитающим входом - с входом импульсов опорной частоты F0, вторым входом блока 2 вычитания и входом первого делителя 5 частоты. Выходы разрядов делителя 5 подключены к второй группе входов двоичных умножителей 4 и 8, выход умножителя 4 через второй делитель б частоты соединен с вторым входом блока 1 сложения-вычитания, второй реверсивный счетчик 7 суммирующим входом соединен с суммирующим входом первого счетчика 3, а вычитающим входом с первым входом блока 2 вычитания и выходом второго двоичного умножителя 8. Выходы разрядог. делителя 5 также подключены к второй группе входов двоичного умножителя 8, Счетчик 7 соединен выходами разрядов с первой

группой входов двоичного умножителя 8. Выходы блока 2 вычитания являются выходами устройства,

Устройство работает следующим образом.

В исходном состоянии счетчик 3 обнулен. Входная дифференцируемая частота Fx(r ) поступает на первый вход блока 1, содержащего узлы суммирования и вычитания частот Частота Рз на выходе блока 1

определяется соотношением

F.(PhFx(P)+F2(P)-Fi(P), где Fi(P) - выходная частота делителя 6; Р - оператор преобразования Лапласа;

р --,

где N(P) - код числа в счетчике 3;

Nm коэффициент пересчета в счетчике 3;

К - емкость делителя 6 частоты, Так как текущее значение кода в счетчике 3 определяется соотношением

N(P)(P).

можно записать

1

Fx ( Р ) ТПЛГ Р t F а ( Р ) Г1

или

Р2(Р) Fx(P).

F;

Счетчик 7 и умножитель 8 образуют следящую систему с передаточной функцией

1

где Т

W(P)

2 .

TD 4-1

п - число разрядов счетчика 7.

На первый вход блока вычитания 2 поступает частота Рз(Р)Р2(Р)Л/(Р) или

РЗ(Р)FO

+ PNmK

Р(Тр 4-V F0(Tp +1) После затухания переходных процессов (в рабочем режиме) можно записать с учетом Р о

Р ( Тр + 1 ) Р

Поскольку на выходах блока 2 вычитания формируется разность между частотами Рз и FO, то частота Fa( г) на выходах блока 2 в рабочем режиме определяется выражением вида

с dFx(7) Р2(ГЬ Fe(TP + т.е. дифференцирующее устройство является дифференцирующе-сглаживающим устройством первого порядка.

Изменением емкости делителя б можно в широких пределах изменять чувствительность устройства.

Таким образом, изображение позволяпри воздействии помех на устройство и входную частоту Fx( r).

Формула изобретения Частотно-импульсное дифференцирую- 5 щее устройство, содержащее блок сложения-вычитания, блок вычитания, первый реверсивный счетчик, первый двоичный умножитель и первый и второй делители частоты, причем информационный вход

10 устройства соединен с входом сложения блока сложения-вычитания, выход которого соединен с входом сложения первого реверсивного счетчика, вход вычитания которого соединен с входом импульсов опорной час15 тоты устройства, входом первого делителя частоты и первым входом блока вычитания, первый и второй выходы которого являются выходами устройства, разрядные выходы первого реверсивного счетчика соединены

20 соответственно с входами первой группы первого двоичного умножителя, входы второй группы которого соединены соответст- (Р)венно с разрядными выходами первого

делителя частоты, а выход первого двоично25 го умножителя соединен с входом второго делителя частоты, выход которого соединен с входом вычитания блока сложения-вычитания, отличающееся тем, что, с целью повышения точности дифференцирования

30 частотно-импульсных сигналов, в устройство введены второй реверсивный сч етчик и второй двоичный умножитель, причем разрядные выходы первого делителя частоты соединены соответственно с входами пер35 вой группы второго двоичного умножителя, входы второй группы которого соединены соответственно с разрядными выходами второго реверсивного счетчика, вход вычитания которого соединен с выходом второго

40 двоичного умножителя и с вторым входом блока вычитания, а вход сложения второго реверсивного счетчика соединен с выходом блока сложения-вычитания.

Изобретение относится к области автоматики и вычислительной техники, в частноL сти к устройствам дифференцирования частотно-импульсных сигналов. Цель изобретения - повышение точности дифференцирования частотно-импульсных сигналов. Частотно;импульсное дифференцирующее убтройство содержит блок 1 сложения-вычитания, блок 2 вычитания, первый реверсивный счетчик 3, первый двоичный умножитель 4, первый и второй делители 5, 6 частоты, второй реверсивный счетчик 7 и второй двоичный умножитель 8, соединенные между собой функционально. Ff(T). Ј,в &V «« ел С 3 ел ел

ет повысить точность дифференцирования 45