Стабилизатор постоянного напряжения Советский патент 1979 года по МПК H02M3/28 

(54) СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ порциональное сумме тока намагничивания трансформатора и тока нагрузки, пересчитанного в нервичную обмотку. Так как информания о вольт-секундной асимметрии содержится только в токе намагничивания трансформатора, который во много раз меньше тока нагрузки, значительно затрудняется выделение полезной информации и снижается чувств11тел1 1 ость устройства вольт-секундного выравнивания. Целью изобретения является уиронление схемы источника, уве,1ичение его на.южности и КПД. Это дости1ается тем, что в предложенном стабилизаторе постоянного напряжения, содержаи1е 1 силовой блок, вьнюлненный на базе полупроводникового инвертора с иерсключающими транзисторами и вы.ход1П)1м Tpaiirформатором, один вывод вторичной цепи которого соедппеп с первым входпым выводом выпpя пIтeл l с фильтром, выходом подсоединенного к выводам для подключения нагрузкп, управляющий блок, состоящий из задающего генератора, выход котор(10 соединен со входом счетного триггера, выхОха.ами 1Ю.дключенного к первым входам двух схем совпадения, выходы которых соединены с базами переключающих транзисторов инвертора, датчпк тока и регулятор напряжения, новым является то, что датчпк тока вьтолнен в виде трапсформатора тока, через одну часть первпчной цепи которого, выполненной в виде отдельной обмотки, ко второму входному выводу выпрямителя с фильтром, нодключен другой вывод вторичной цени выходного трансформатора, первичная цепь которого включена между коллекторами переключающих транзисторов полупроводникового инвертора через другую часть первичной цепи трансформатора тока, вторичная цепь которого соединена с нагрузочным резистором, а регулятор напряжения выиолнен в виде блока, состоящего из двух пиковых детекторов разной полярности, входы которых сое динены с указанным нагрузочным резистором, а между выходами включен суммирующий резистор, сумматора, один из входов которого соединен со средней точкой суммирующего резистора, другой вход - с одним из выводов для подключения нагрузки, щиротно-импульсного модулятора, одним из входов соединенного с выходом задающего генератора управляющего блока, другим входом - с выходом сумматора, а выходом - со вторыми входами указанных двух ххем совпадения, и аналогового ключа, вход которого соединен с одним из выходов счетного триггера управляющего блока, а выход - с первым из указанных входов сумматора и средней точкой суммирующего резистора. На фиг. 1 показана схема стабилизатора постоянного напряжения, силовой каскад которого выполнен по двухтактной схеме со средней точкой коллекторной обмотки; на фиг. 2 - схема включения тр:.нс4|орматора тока в силовом каскаде, вынолнеином но мостовой схеме. Стаби,пизатор содержи г СИ.ЛОВОЙ 6, 1, выполненный на базе и 0,1 у провод и и ко во го инвертора с переклк)ча1(Н1Ими транзисторами 2, 3 и В1 1ходным т|1анс(|)орматор()м 4 с первичными обмотками 5, 6 и вторично обмоткой 7, один вывод которой соединен с первым входи1)1М вьпзодом вьщрямите. 1я 8 с (|)илыром, выходом и.()дсоедипенного к В1 1водам д.;1я иодк,1ючеп11я иагрузкп. ,lЯl() б.клч ) состопт-из задаюп1его rciicparopii 10, выход которой) соединен со входом счетного т)игlepa 11. выходами подключенного к перв1 1М входам схем совпадепия 12 п 13. Датчик тока 4 вьпюлпеп в виде траисс|)орматоря 15 тока 12 с первпчными обмогкамп 16 и 17, компенсирующей обмоткой 18 п BbiXD/iiiui обмо1кой 19 с пагрузочпым резистором 20. Регу;1игор 21 наиряже1П1я cocToirr из 1пиротно-имиульсного модулятора 22, схмматора 23. пиков1)1Х детекторов 24 и 25 разной поляр/носгп, вход|)1 которых соедипены с нагрузочным резистором 20, а между выходами вк.лючён суммирующий резистор 26, аналогового ключа 27, вход коюрого соединен с одiuni из выходов счетного триггера управ,1яюliicro блока. Стаби,1изатор работает следующим образом. При включении стабилизатора имнульсы с удвоенной частотой преобразования с задающего генератора 10 поступают на вход счетного триггера 11 и на вход щиротноимпульсного модулятора 22. С выходов счетного триггера 11 прямоугольные импульсы со скважностью ностунают на входы схем совпадения 12 и 13, которые управляют переключающи.ми транзисторами 2 и 3. Выходное напряжение стабилизатора сравнивается с опорным и усиливается сум-, матором 23. Усиленный сигнал ощибки иоступает на вход щиротио-импульсного модулятора 22, а с его выхода и.мпульсы, модулированные по длительности, постуиаю на вторые входы схем совпадения 12 и 13. При увеличении (уменьщении) выходного нанряжения на выходе стабилизатора увеличивается (уменьщается) уровень сигнала ощибки на выходе сумматора 23 и соответственно уменьщается (увеличивается) длительность импульсов -на выходе широтно-импульсного модулятора. При этом уменьшается (увеличивается) длительность управляющих импульсов, подаваемых со схем совпадения 12 и 13 на переключающие транзисторы 2 и 3, что приводит к уменьщению (увеличению) уровня выходного напряжения стабилизатора и доведению его до номинала. Таким образом осуществляется стабилизация выходного напряжения стабилизатора. В случае возникновения вольт-секундпой асимметрии, вызванной, например, различным временем рассасывания неосновных носителей в переключающих трапзисгорах 2

II 3, увс.лпчнвяется ток I ;IM;II iiii4iiii; ii ;,i ni.юного гр;л1С1|)орматора 4 п. (мслоиа i с . :ы().

1(1,р;1СТаСГ KO.l.lfKl OpIII.IH ток (1ЛП(И| ; перСК.ИОЧаюЩИХ Tpaii.iUCI Ор(Л5 И KOiiUr ВИЯ HMiiy.ibca.

При отсутствии во.11)Т-сек пдиой вх()Д111)1с напряжения iiiiKOHi,i дстсктороа 24 и 25, нротир опо.ложные по lio.iJipiKK-111, оказывакпся ранными по aoco.iioTiioi р,с,111чиие. Ск,1адываяс1 па суммирующем резисторе 25, они дают иу,-1евое иаппяжение ofiiocitTC.ibiic) oonieft точки c.e.ibi. Замыкани-. аиа.югоиого к.поча 27 через но.чупернод, т.е. соединение средней точки cyMMiipyioHiero резистора 26 и соответственно вто)ого входа су.чматора 23 с общей точкой схемы, в данном случае не изменяет уровня нан)яже;и1я на вы.ходе су.м.матора 23, который пропор1и она,лен си1налу оишбки.

При возникновении вольт-секундной асимметрии фор.ма тока намагничивания становится асимметричной, причем .макси.мальное значение амплитуды в одном из полунериодов становится больи1е, чем в другом. Форма гока намагничивания повторяется в выходной обмотке 19 трансформатора тока 15, и воз11икаюн1ее при нротекании этого тока надеине напряжения на нагрузочном резисторе 20 поступает на входы пиковых детекторов 24 и 25. Абсолютные значения напряжений на выходах этих детекто1)ов становятся разны.ми н нронорц11ональь ыми амплитудам тока намагничивания трансформатора 4 в кажлом из нолупериодов. При этом нанряжение в средней точке су.ммируюпдего резистора 26 становится отличным от нуля, а полярность этого напряжения указывает, в каком из полупериодов происходит увеличение амплитуды тока намагничивания. Аналоговый ключ 27, управляющий вход которого соединен с одни.м из выходов счетного триггера 11, за.мыкается через полупериод работы стабилизатора. При замкнутом состоянии аналогового ключа 27 уровень напряжения на выходе сумматора 23 пронорционален только величине сигнала ошибки. При разомкнутом состоянии аналогового ключа 27 на второй вход сумматора 23 подается напряжение со средней точки суммирующего резистора 26. Тогда напряжение на выходе сумматора 23 становится пропорциональным алгебраической сумме напряжения сигнала ошибки и напряжения в средней точке суммирующего резистора 26.

Таким образом, на вход широтно-импульсного модулятора 22 с выхода сумматора 23 поступает напряжение, величина которого изменяется через полупериод. Причем в течение полупериода, соответствующего разомкнутому состоянию аналогового ключа 27 длительность импульсов на выходе широтио-импульсного модулятора уменьшается или увеличивается в зависимости от полярности напряжения в средней точке суммируюпк н ()pa 26. Г1роисход1Г имравниг naiKic io л.11П(М1 нос111 имиу.чьсои напряжения. iiiJHix. 1а,ц1мваСМ1.1Х к первичным I OMOTка.м Г) г () T iaiic())npMaT(jpa 4. ...-. )Лы-секундпое В1 1равнииап111.

Формула изобретения

Стабилизатор иостояиного нанряжения, содержащий си.мовой б.ток, вьпюлненный на базе пол проводниково1 о инве)тс)ра с переключающими транзисторами и выходным тр 1нсформатором, один в1)Н5од вторичной цепи которого соединен с первым в.чодным выводом выпрямителя с фильтром, выходом подсоединенного к выводам для подключения нагрузки, управляющий блок, состоящий из задающего генератора, выход которого соединен со в.ходом счетного триггера, выходами подключенного к первым входам двух схем совладения, выходы которых соединены с базами переключаюпдих транзисторов инвертора, датчик тока и регулятор напряжения, отличающийся тем, что, с целью упрощения схемы, увеличения надежности и КПД, датчик тока выполнен в виде трансформатора тока, через одну часть первичной цепи которого, выполненной в виде отдельной обмотки, ко второму входному выводу выпрямителя с фильтром подключен другой вывод вторичной цепи выходного трансформатора, первичная цепь которого включена между коллекторами переключающих т)апзисторов полупроводникового инвертора через другую часть иервичной цепи трансформатора тока, вторичная цепь которого соединена с нагрузочным резистором, а регулятор напряжения выполнен в виде блока, состоящего, из двух пиковых, детекторов разной полярности, входы которых соединены с указанным нагрузочным резистором, а между выходами включен суммирующий резистор, сумматора, один из входов которого соединен со средней точкой суммирующего резистора, другой вход - с одним из выводов для подключения нагрузки, широтно-импульсного модулятора, одним из входов соединенного с выходом задающего генератора управляющего блока, другим входом - с выходом сумматора, а выходом - со вторыми входами указанных двух схем совпадения, и аналогового ключа, вход которого соединен с одним из выходов счетного триггера управляющего блока, а выход - с первым из указанных входов сумматора и средней точкой суммирующего резистора.

Источники информации, принятые во внимание при экспертизе

1.Патент США № 3657631, кл. 321-2, 1969.

2.Патент США Л 3873903, кл. 321-2, 1969.