Декодирующее устройство -позиционного временного кода Советский патент 1979 года по МПК H04L17/30 H04L27/22 

1

Изобретение относится к радиотехнике и может быть использовано в устройствах телемеханики для декодирования дискретной информации, передаваемой мно опоз1пшонным времетшым кодом.

Известно декодирующее устройство

т- позиционного временного кoaa, содержащее формирователь импульсов и последовательно соединенные блок задержки, распределитель, детектор, блок памяти и дешифратор, при этом другой выход детектора подключен к управляющему входу распределителя П.

Однако известное устройство защищено от импульсных помех лшиь в начале паузы и от дроблений в начале импульса. При появлении импульсной помехи в другой момент времени кодовая комбинация может быть принята с ощибкой.

Целью изобретения является новыщени помехоустойчивости устройства.

Для этого в декодирующее устройство содержащее формироватетш импульсов и последовательно соединенные блок задержки, распределитель, детектор, блок памяти и деишфратор, при этом другой вход детектора подключен к управляющему выходу распределителя, введены дополнительный детектор, блок инверторов и дополнительный распределитель, при этом один из выходов формирователя импульсов подключен к соответствующим входам блока задержки и блока памяти, а другой выход - к соответствующим входам детектора и дополнительного детекто к другим входам которого подключен соответственно выход и дополнительный выход распределителя и выход, блока инверторов, а выход дополнительного детектора подключен к соответствующим вхдам распределителя, блока памяти и дополнительного распределителя,, выход которого подключен к управляющим входам блока памяти, дещифратора, блока инверторов Н детектора, другой выход которого подключен к соответствующим входам блока задержки, дешифратора и дополнительного распределителя. Ha чертеже привейена структурная электрическая схема устройства. Декодирующее устройство т -позиционного временного кода содержит формирователь 1 импульсов и последовательно соединенные блок задержки 2, распределитель 3, детектор 4, блок памя ти 5 и 6, при этом другой вход детектора 4 подключи к управляюшед выходу распределителя 3, дополнительный детектор 7, блок 8 ишерто-, ров и дополнительный распределитель 9, при атом один нэ выходов формирователя 1 .подключен к соответствующим входам блока задержки 2 и блока памяти 5, а ДР31ТЧ5Й выжэд - к соответствующим входвм детектора 4 и дополнительного детектора 7, к другим входам которого йбйкйючеШ соответственно выход и дополнительный выход распределителя Э и выход блока инверторов 8, а выход дополнительного детектора 7 подключен к соответствующим входам распределителя 3, блока памяти 5 и дополнительного раЬп|)ейелителя 9, выход которого подключен к управляющим входам блока памяти 5, дешифратора 6, блока инверто ров 8 и детектора 4, другой выхрд кото рого родключек к соотвезжтбующим вягод блока 2, дешифратора 6 и дополнительного распределителя 9. Устройство работает следутащим обрйэом. Йа вход фогрмигюватетя 1 поступаю маштулированйые импульсы. В формирователе 1 про11сходйт дифферёнШфб&аййе и вьпфямленйё импульсов. Дифференцирован ййё йМпУльсы, сооизетствуйЩйё пербдяё му фронту входных импульсов, с вьтхода формирователя 1 поступают на вход блок памяти 5, синхронизируя его работу и осуществляя сфос памяти после вывода ийформации, и на вход блока задержки 2 С другого, выхода формирователя 1 выпрямленные импульсы поступают на входы детекторов 4 и 7. Импульсами с блока задержки 2 осущес вляетсгя ; запуск распределителя 3, на выходах KoWpofo последовательно появляются бпорныв импульсы, поступающие на вхоч ды дете&торов 4 и .7. Время задержки aiin-уска распределителя 3 равно полойинё дйительности опорного импульса. Это необходимо для совпадения вьшрям ленных импульсов с серединами опорных, импульсов. Дополнительный распределитель 9,управляет работой детектора 4, блока памяти 5, дешифратора

652724 Ь и через блок инверторов 8 - работой ополнительного детектора 7. Детектор 4вместе с распредел1ггелями 3 и 9 выделяет разрешенные кодовые комбийации. На выходе детектора 4 появляются все выделяемые импульсы, пр1гаадлежащие к адресной и исполнительной частям кодовой комбинации, в блок памяти 5записывается лишь исполнительная часть. Импульсы с вьтхода детектора г4 останавливают распределитель 3, переключают распределитель 9, синхронизи-, руют работу дешифратора 6, через блок задержки 2 вновь запускают распределитель 3. Информация, записанная в блоке памяти 5, поступает на входы дешифратора 6 пйсле приема последнего разряда кодовой .комбинации.. На выходах дешифрат6ра 6 информация появляется после приема защитной паузы между кодовььми комбинациями. , .. Защита декодирующего устройства от приема запрещенных комбинаций, импульсных , дроблений импульсов осуществляется дополнительным детектором 7 вместе с блоком, инверторов 8, распределителем 3, распределителем Q. Распредепйтель 9 через блок инверторов 8 разрешает выделение дополнительным детектором 7 всех запрещенных кодовых комбинаций. Импульсами с выхода доПопнительного д.етектора 7 осуществляется установка декодйрующего устройства в исходное состояние. Повторный запуск распределителя 3 после его остановки Ббзм1Ьжён через время задержки. Защита устройства от импульсных ; помех н дроблеш1й импульсов длительностью, не превьшающей время задержки импульсов блоком задержки 2, осуществляется детектором 7 вместе с распределителем 3. G дбполнительного ВЫХОДИ распределителя 3 на детстлчэр 7 подается потетшал, разрешающий про 3 дёйие импульсов с выхода .формирователя 1 через дополнительный детектор 7. Таким образом, капоярлепие импульсной помехи на входе формирователя 1 устройство реагирует как на запрещен ную комбйнашпо. Защита устройства от импульсных помех и дроблений, соизмеримых с длительность информационных импульсов, осуществляется дополнительным распределитвп&л 9, блоком инверторов 8, доцолнительным детектором 7,. Импульсная помеха (дробление импульса) приводит к искажению числа разрядов кодовой ком56бинации, которое контролируется распреде лителем 9, или к искажениго разделительной паузы между кодовыми комбинациями , что приводит к появлению иа вьпсоде дополнительного детектора 7 импульса и установке устройства в исходное .состояние. Формула изобретения Декодирующее устройство Jen -позицион кого временного кода, соа&рпквщее формирователь импульсов и последовательно соединеннные блок задержки, распределитель, дететстор, блок памяти н дёп1н(тор, при этом другойвход детектора подключен к управляющему выходу распредел теля, отлич ающеес я тем, что, с целью повышения помехоустойчи- BOOTH, введены до11олнительный детектор, блок инверторов и дoпoлниteльный рас- щ;)О{хепитвль, iipH этом один иа выходов 24 формирователя импульсов подключен к соответствующим входам блока задержки и блока памяти, а другой -выход - к соответствующим входам детектора и до- иолнительного детектора, к другим входам которого подключены соответственно выход и дополнительный выход распределителя и выход блока инверторов, а выход дополнительного детектора подключен к соответствующим входам распределителя, блока памяти и дополнительного распределителя, выход которого подключен к управляквщЛа; входам блока памяти, дешифратора, блока шшерторов и детектора, другой выход которого подключен к соответствующим входам блока задержки, дешифратора к дбполнитель- ного распределчуеля. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 510805, кл. Н 04 L 27/22, 1973.