Устройство для приема дискретной информации, закодированной корректирующим кодом Советский патент 1990 года по МПК H03M13/03 

3

(Л

с:

Изобретение относится к электросвязи и может быть использовано в системах передачи дискретной информации, использующих избыточный код для обнаружения и частичного исправления ошибок при работе на каналах связи низкого качества. Целью изобретения является повышение достоверности приема при наличии пакетов ошибок. Устройство для приема дискретной информации, закодированной корректирующим кодом, содержит накопитель 1, декодирующий блок 2, блок 3 управления, обнаружитель 4 зависимых ошибок, счетчик 5 импульсов, накопитель 6, блок 7 памяти, блок 8 суммирования, формирователь 9 сигнала "Состояние канала связи", блок 10 определения коэффициента искажения входного сигнала, датчик 11 кода, блок 12 определения коэффициента корреляции, счетчик 13 импульсов, регистры 14-16 сдвига. В устройстве для приема дискретной информации, закодированной корректирующим кодом, входной сигнал декодируется в декодирующем блоке 2, который представляет собой декодер циклического кода, исправляющий ошибки малой кратности и обнаруживающий ошибки более высокой кратности. В процессе приема информации осуществляется текущий контроль состояния канала связи и анализ характера группирования искаженных кодовых комбинаций на основе оценки коэффициентов искажения и корреляции. 1 з.п. ф-лы, 4 ил.

ел

CD Ct) CD 4

приема при наличии пакетов ошибок. Устройство для приема дискретной информации, закодированной корректирующим кодом, содержит накопитель 1, декодирующий блок 2, блок 3 управления, обнаружитель 4 зависимых ошибок, счетчик 5 импульсов, накопитель 6, блок 7 памяти, блок 8 суммирования, форм1фователь 9 сигнала Состояние канала связи, блок 10 определения коэфф1гциента искажения входного сигнала, датчик 11 кода, блок 12 определения коэффициента корреляции, счАтчик 13 импульсов, регистры 14-16 Изобретение относия-ся к электросвязи и может быть использовано в системах передачи дискретной информа ции, использутощих избыточной код для обнаружения и частичного исправления ошибок при работе на каналах связи низкого качества. Целью изобретения является повышение достоверности приема при наличии пакетов ошибок, На фиг. 1 представлена структурна электрическая схема устройства для приема дискретной информации, закоди фованной корректируюп1им кодом; на фиг. 2 - структурная электрическая схема блока управления; на фиг, 3 структурные электрические съемы второго накопителя и блока памяти; на фиг, 4 - структурная электрическая схема декодирующего блока, Устройство для приема дискретной информации, закодированной корректирующим кодом,содержит первый накопитель 1, декодирующий блок 2, блок уп равления 3, обнаружитель 4 зависимых ошибок, первьтй счетчик 5 импульсов, второй накопитель 6, блок памяти 7, блок суммирования 8. формирователь 9 сигнала Состояние канала связи, блок определения коэффициента искаже ния 10 входного сигнала, датчик кода 11, блок определения коэффициента корреляции 12, второй счетчик 13 ймпульсов, первый регистр 14 сдвига, второй регистр 15 сдвига, третий регистр 16 сдвига. Обнаружитель 4 зависимых ошибок содержит блок задержки 17 и элемент И 18,

сдвига. В устройстве для приема дискретной информации, закодированной корректируюгдим кодом, входной сигнал декодируется в декодирующем блоке 2, который представляет собой декодер циклического кода, исправляющий ошибки малой кратности и обйаруживающий ошибки более высокой кратности, В процессе приема информации осуществляется текзтдий контроль состояния канала связи и анализ характера группирования искаженных кодовых комбинаций на основе оценки коэффициентов искажения и корреляции. 1 з,п.ф-лы, 4 ил. Формирователь сигнала Состояние канала связи содержит блок оценки 19 коэффициента корреляции, блок сравнения 20, Блок управления 3 содержит генератор 21 тактовых импульсов, формирователь 22 управляющих сигналов, регистр 23 сдвига, первый дешифратор 24, первый RS-триггер 25, второй счетчик 26 импульсов, третий дешифратор 27, третий RS-триггер 28, первый, второй и третий элементы И 29-31, второй RS-триггер 32, первый счетчик 33 импульсов, второй дешифратор 34, Второй накопитель 6 содержит элемент И 35, элементы ИЛИ 36, 37 и регистр 38 сдвига. Блок памяти 7 содержит синхронный распределитель 39, блок регистров 40 и стартстопный распределитель 41, Декодирующий блок 2 содержит элемент И 42 и 43, генератор синдрома 44, элемент ИЛИ 45, счетный триггер 46, элемент ИЛИ 47, элементы И 48 и 49, элемент ИЛИ 50, RS-триггеры 51 и 52, элемент ИЛИ 53, элементы И 54, и 55, генератор синдрома 56. Устройство для приема дискретной информации, закодированной корректирующим кодом, работает следзпощим образом. На информационный вход накопителя (фиг. 1), запись в который осуществляется управляющими импульсами VI от блока управления 3, непрерывно поэлементно поступает последовательность кодовых комбинаций с одновременным декодированием в декодирующий блок 2, который представляет собой

екодер циклического кода, исправля- ющий ошибки малой кратности и обнаруживающий ошибки более высокой кратности.

Декодирующий блок 2 (фиг, ) состоит из двух идентичных декодеров, padoTaionijJx поочередно: первая кодовая комбинация обрабатывается первым декодером: вторая - вторым, третья первым и т.д. Это обуславливается тем, что на обработку одной кодовой комбинации требуется время, равное двойной длительности кодовой комбинации. При этом пока один из декодеров производит коррекцию кодовой комбинации и ее передачу в выходной накопитель (потребителю), другой осуществляет прием следующей кодовой комбинации для ее последующего декодирования. Сигналы от декодирующего

блока 2 поступают в регистр 23 блока управления 3 (фиг. 2), предварительно установленный в О тактирующим сигналом У2. Информационные выходы регистра 23 подключены к первому дешифратору 24, который в случае равенства всех признаков О устанавливает первый триггер 25 в О сигналы с которого в этот момент запрещают запись в блок памяти 7 (сигнал У5) и разре01ают .запись во второй накопитель 6 (сигнал У4). В случае приема комбинации с неисправляемой ошибкой признак 1 записывается в регистр 23 сигналом У2 и одновременно устанавливает первьтй RS-триггер 25 в 1, что позволяет сформировать сигнал У4 для блокировки второго накопителя 6, анализирует состояние регистра 23 и если все признаки станут равными 0% первый дещифратор 24 устанавливает первый RS-триггер 25 в О, в результате завершается блокировка второго накопителя 6 (сброс сигнала 1) и завершается запись в блок памяти 7 (сигнал У5) и до момента записи, первого разряда очередной комбинации во второй накопитель 6 произвоится считьгаание комбинаций из блока памяти 7 во второй накопитель 6.

С началом блокировки элементы правильно принятых комбинаций записьшатся в блок памяти 7, а их признаки в регистр 23 (1 - прием с неисправяемой ошибкой, О - прием без ошибок). Синхронно с приемом комбинаций производится сдвиг признаков импульсами У2 в регистре 23, ;. в случае правильного повторного приема вместо l (при условии, что перво- ; начально имел место искаженный прием) записывается О с одновременной записью принятой комбинации в блок памяти 7,

В случае правильного повторного приема первый RS-триггер 25 сбрасывается дешифратором 24 в 0 прекращая блокировку второго накопителя 6 и запись в блок памяти 7. Одновременно с выхода первого элемента И 29 (открыт сигналом первого RS-триггера 25) формируется сигнал У6 для запуска стартстопного распределителя 41 второго накопителя 6 (фиг.З).

При отсзтствии сигнала У4 элемент И35 второго накопителя 6. (фиг.З) открыт и сигнал управления У1 через элемент ИЛИ 36 разрешает запись элементов кодовых комбинаций чере элементы ИЛИ 37 в регистр 38 для выдачи из потребителю (сигнал У1 управляет сдвигом в регистре 38). R случае блокировки сигнал У4 закрывает элемент И 35 и устанавливает регистр 38 в О (стирая тем самьш записанную ранее комбинацию). Запись в регистр 38 в этом случае не производится. Окончание блокировки сопровождается установкой первого RS-триггера 25 в О и второго RS-триггера 32 в 1, что позволяет сформировать серию импульсов с выхода второго элемента 5 И 30 для перезаписи элементов комбинации из блока регистров 40 через стартстопный распределитель 41 в регистр 38. Управление регистром 38 осуществляется в этом случае сигналом У7, формируемым с третьего выхода формирователя 22, Одновременно производится подсчет числа этих импульсов счетчиком 33, прелварительно установленным в О, и дешифрация его состояния. Депгифратор 34 дешифрирует С-ый импульс, сбрасывает счетчик 35, второй RS-триггер 32 и запирает второй элемент И 30, запрещая. сЬормирование сигнала У7.

Объем серии импульсов С можно определить, как С п(Ь-1),где h - длина блокировки, п - длина кодовой комбинации. Таким образом, с третьего выхода формирователя 22 сЬормируетс-я сигнал с периодом повторения

t « t

разряда, а с выхода второго

элемента И 30 - серия импульсов, количество которых достаточно для переЗАПИСИ всех элементов кодовых комбпнаций длины из блока регистров АО,, число которых равно h-1. За время, значительно меньшее периода повторения сигнала У2, стартстопш ш распределитель А1 производит опрос регистров блока регистров 40 II въщячу из них информации в регистр 38 до момента записи первого разряда очередной комбинации из сумматора 8. В процессе приема информации осуияствляется те.кутчий контроль состоякия канала связи (подсчет числа комбинаций с обнаруженными ошибками первым счетчиком 5 и числа смежных комбинаций с обнаруженными ошибками второй 13) и анализ характера группирования искаженных кодовых комбинаций на основе оценки коэффициентов искажения и корреляции. При обнаружении ошибок в принятой комбинации (исправляемых и неисправляемых) сигнал с выхода декодирзпоще го блока 2 поступает в первом счетчи ке 5 н суммиру1оп;ий вход (для подсче та комбинаций с обнаруживает тми ошиб ками), в регистр 14, тактируемьи сигналом У2 с блока управления 3, и через обнаружитель 4 - во второй сче чтс 13 на суммирующий вход (для подсчета смежных комбинаций с обнаружен ными ошибками) и в регистр 15, такти руемый сигналом У2. С выхода сигнала Ненулевой синдром декодирующего блока 2 формирует ся сигнал Нейулевой синдром в виде 1, если прием с обнаруженными исправляемыми ошибками, и О - в пр тивном случае (без опгабок), Этот поток О и 1 поступает на сугширу гопще входы первого счетчика 5 (непо-г средственно) и второго счетчика 13 (через обнаружитель 4), а также на информационные входы первого и второ го регистров 14 и 15, тактируемых сигналом У2 с блока управления 3, В первом счетчике 5 формируется код числа искаженньгх кодовых комбинаций, 130 втором счетчике 13 - код 11 числа искаженных смежных кодовых комбинаций g которые подсчитьгааются на длине N объема контролируемой выборки, В первый регистр 14 последовательно записывается поток признаков ошийочных и безошибочных кодовых комбинаций (О - правильный прием, 1 искаженный прием), т.е. статистика 1 8 потока ошибок в канале, а во второй регистр 15 - поток признаков смежных опибочных и безошибочных комбинаций, формируемых анализатором зависимых ошибок 4, В устройстве для приема дискретной информации, закодированной корректируюдим кодом, организация непрерывного (без сброса) контроля осуществляется следующим образом. До момента приема N кодовых комбинаций производится контроль состояния канала связи на объеме контролируемой выборки N, после приема (К+1)-й комбинации информация полностью не сбрасывается, однако из значения кода, сформированного на длине контролируемой выборки,N, производится вычитание значения признака приема 1-й кодовой комбинации и одновременно прибавление значения гфизнака приема (М+1)-й комбинации и т.д. Эта процедура повторяется с получением каждого очередного признака, формируемого в результате обработки текущей кодовой комбинации декодирукяцим блоком 2. Таким образом, анализ результатов контроля, осуществленный на объеме контролируемой выборки, производится на каждом такте, т.е. после приема каждой кодовой комбинации. реализа1щи отмеченного принципа контроля выходы последних разрядов первого и второго регистров 14 и 15 подключены к вычитающим входам первого и второго счетчиков 5 и 13, что позволяет на каждый такт приема кодовой комбинации произвести сброс информации о результате приема i-й комбинащ-да путем вычитания значения признака приема i-й комбинации из значения кода, накопленного на объеме NJ (коды К и К1) и ввод информации о результатах приема (М+1)-й текзтцей кодовой комбинации путем сложения значения признака приема (Н+1)-й комбинации со значением кода, накопленного на объеме N, без . сброса всех ранее накопленных признаков. Значения кодов К и К1, полученные. на объеме контролируемой выборки N, позволяют получить оценку характера группирования искаженных комбинаций следзющим образом. Блок определения коэффициента искажения 10 производит деление значения кода К на значение кода N, что позволяет оценить коэфЛициент искажения кодовых комбинаций в канале Р K/N. Аналогично блок определения коэффициента корреляции 12 производит деление значения кода К1 на значение кода К, что позволяет получить коэффициент корреляции Р К /К, В дальнейшем осуществляется анализ состояния канала на наличие ;В нем зависимого характера искажения котовых комбинаций с помощью фор мирова1-еля 9, в котором блок оценки 19 производит оценку отношений двух коэффициентов: коэффициента корреля ции и коэффициента искажения /:Р 11 в случае независимого характера искажений кодовьтх комбинаций корреляции Pj стремится к Р , стремится к F , тогда отношение , а для зависимого характера искажений кодовых комбина|ций коэффициент , корреляции Р Р тогда отношение l. На основе анализа отношения j- принимается ре шение о характере группирования ошибок в канале и целесообразности применения различных режимов декодирования корректирующим кодом. При этом чем V больше 1, тем сильнее зависимый характер группирования ошибок и целесообразнее в этом случае отказываться от исправления. В противном случае у Ь при независимом характере группирования целесооб разен режим частичного исправления, что обеспечивает при заданной достоверности увеличение пропускной.способности устройства для приема дискретной информации, закодированной корректирующим кодом за счет снижения числа перепросов искаженных кодовый комбинаций. Если , то блок сравнения 20 формирует сигнал 1 (О - в против ном случае), который подается на информационный вход третьего регистра 16, управление которым осуществля ется сигналом УЗ с блока зтравления который разрешает запись результатов сравнения кодов и в течение периода равного длительности кодовой.комбинации (пока производится вычитание значения признака приема i-й комбинации исзтчмирование значения призяа ка приема (Ы+1)-й комбинации и определение )j хранит результат v. За это время производится вычисление значения следующей оценки , которая запоминается (после сравне- ния третьим регистром 16, тактируемым сигналом УЗ, который позволяет запомнить текущее значение сигнала (О или 1) из формирователя 9 и произвести соответствующее переключение режима декодирования в декодирующем блоке 2. Сигнал 1 с выхода третьего регистра 16 задает режим частичного исправления опгабок путем открывания элемента И 48 декодирующего блока 2 (Фиг. 4), что позволяет производить исправление кодовой комбинации на блоке суммирования 8, если имел место прием с исправляемой ошибкой. . В случае наличия пякетов ошибок сигнал О с третьего регистра 16 закрывает элемент И 48. запрещая исправление комбинащш на блоке суммирования. Если в этот момент имеет место прием с исправляемой ошибкой, то с выходов декодирующего блока 2 формируются сигналы Ненулевой синдром (сигнал 1 - с выхода элемента ИЛИ 53) и Невозможность исправления (сигнал О с выхода ИЛИ 50) т.е. декодирующий блок 2 способен исправить ошибку. Однако третий регистр 16 запрещает исправление ошибки (сигнал О), следовательно кодовая комбинация в этом случае исправляться не должна, декодирующий блок 2 должен формировать признак 1 как сигнал о невозможности исправления опгибки (в связи с работой в обнаруженг.я ошибок) . Этот сигнал формируется элементом И 49, открытым сигналом 1 с выхода ИЛИ 53 (ненулевой синдром) с сигналом О с вьтхода третьего регистра 16 (режим обнаружения опгибок), поступающим на инверсный вход. Таким образом, осуществляется отказ от коррекции исправляемой ошибки и запись признака 1 (неисправляемая ошибка) в регистр 23 для блокировки второго накопителя 6 блоком управлё:НИЯ 3 , Ьормула изобретения 1. Устройство для приема дискретной информации, закодированной корректируюгщм кодом, содержащее последовательно соединенные первый накопитель, блок суммирования, блок памяти и второй накопитель, второй инАормационный вход которого подключенк выходу блоки суммирования, последовательно соединенные декодирующий блок, и блок управления, первый и второй выходы которого подключены соответственно к управляющим входам блока суммирования и блока памяти, последовательно соединенные датчик кода, блок определения коэффициента искажения входного сигнала и формирователь сигнала Состояний канала связи, по следовательно соединенные первый счетчик импульсов и бло.к определения )ициента корреляции, выходы кото рого подсоединены к вторым входам (Тюрмирователя сигнала Состояние последовательно соканала связи единенные обнаружитель зависимых ошибок и второй счетчик импульсов, выходы которого подсоединены к соответствующим вторым входам блока определения коэффициента корреляции, вторые входы блока определения коэффициента искажения входного сигнала подключены к соответствующим выходам первого счетчика импульсов, второй информационный вход блока суммирования подключен к выходу сигнала Исправляемая ошибка декодирующего . блока, выход сигнала Ненулевой / синдром которого подсоединен к ( объединенным суммирующему входу первого счетчика импульсов и входу обнаружителя зависимых опгабок, а третий выход блока управления подсое динен к управляющему входу второго накопителя, причем выход второго накопителя является выходом устройства отличающееся тем, что, .с целью повышения достоверности приема при наличии пакетов ощибок, введены первый, второй и третий регистры сдвига, при этом информационные входы первого, второго и третьего его регистров сдвига-подключены соответственно к выходу сигнала Ненулевой синдром декоди рующего блока и выходам обнаружителя зависимых оши бок, и формирователя сигнала Состояние канала, связи, объединенные тактовые входы декодирующего блока, пер вого и второго регистров, сдвига и тактовый вход третьего регистра сдви га подютючены соответственно к вторО IJTJ и первому дополнительным выходам блока управления, выходы первого и второго регистров сдвига подсоединен соответственно к вычитающим входам первого и второго счетчиков импульсов, выход третьего регистра сдвига подсоединен к управляющему входу декодирующего блока, дополнительный .тактовый вход которого, объединен-.ный с тактовыми входами первого и второго накопителей и блока памяти, подключены к первому выходу блока управления, второй, третий и четвертый дополнительные выходы которого подсоединены соответственно к второму и третьему управляющим входам блока памяти и второму управляющему входу второго накопителя, причем объединенные информационные входы первого накопителя и декодирующего блока и второй вход и пятьй дополнительный выход блока управления являются соответственно информационным и синхронизирующим входами и дополнительным . выходом устройства. 2, Устройство по п, 1, отличающееся тем, что блок управления содержит последовательно соединенные генератор тактовьтх импульсов, формирователь управляющих сигналов, регистр сдвига, первый дещифратор, первый КЗ-триггер, первый элемент И, второй RS-триггер, второй элемент И, первый счетчик импульсов и второй дещифратор, выход которого подсоединен к R-входу второго RS-триггера и сбросовому ВХОДУ первого счетчика импульсов, последовательно соединенные второй счетчик импульсов, третий дещифратор, третий RS-триггер и третий элемент И, второй вход которого объеди ен с тактовым входом второго счетчика и подключен к первому выходу формирователя управляющих сигналов, второй вход которого подсоединен к второму входу первого элемента И, третий выход формирователя., управляющих сигналов подсоединен к второму входу второго элемента И, объединенные входы Установка О первого и второго счетчиков импульсов и регистра сдвига через ключ подключены к положительному вьтаоду источника электропитания, а информационный вход регистра сдвига подклю- чей к S-входу первого RS-триггера, .причем информационный вход регистра Сдвига и синхронизирзтощий вход генератора тактовых импульсов являются соответственно первым и вторым входами блока управления, а первый и второй выходы формирователя управляющих сигналов, прямой выход первого К8-три7гера, выход третьего элементд И, инверсньтй выход первого RS-триргера и выходы первого и второго эле22

21 159646

дг

УЗ

31

ЗС

29 414 ментов И являются соответственно пер.г вым, вторым и третьим выходами блока управления, первым, вторым, третьим и четвертым дополнительными выходами блока управления.

У7

,

Кнопка

32

35

J«

I

Фиг. 2

д

Уст.пО1 I

Фиг. 5