Устройство определения скорости телеграфирования и длительности стартстопного цикла Советский патент 1979 года по МПК H04L7/04 H04L11/08 

Изобретение относится к радиотехнике. Известно устройство определения скорости телеграфирования и длительности стартстопного цикла, содержащее последовательно соединенные входной согласуюшдй блок, стартстрпный триггер, элемент И, другой вход которого соединен с задающим генератором и распределитель, другой вход послед него через последовательно соединенные формирователь и первую дифференциальную -цепь соединен с выходом стартстопного триггера, причем выходы распределителя через блок триггеров соединены с соответствующими -вхо дами блока элементов И, один из входов которого через вторую.дифференциальную -цепь соединен с другим выходом входного согласующего блока I Однако известное устройство обладает недостаточным быстродействием. Цель изобретения - повышение быст родействия Для этого в устройство определен и скорости телеграфирования и длительности стартстопного ци1сла, содержаще последовательно соединенные входной согласующий блок,- стартстопный триггер/ элемент И, другой вход которого соединен с задающим генератором, и распределитель, другой вход последнего через последовательно соединенные формирователь и первую дифференциальную цепь соединен с выходом стартстопного .триггера, причем выходы распределителя через блок триггеров соединены с соответствующими входами блока элементов И, один из входов которого через вторую дифференциальную цепь сое,цинен с другим выходом входного согласующего блока, вве°дены блок триггеров долговременной памяти, триггер, дешифратор и индикаторы, причем выходы блока элементов И через блок триггеров долговременной памяти соединены с входами дешифратора и триггера, выход которого соединен с другими входами стартстопного триггера и формирователя, выходы дешифратора соединены с индикаторами, причем входной сигнал подан на триггер и соответствующие входы блока триггеров долговременной памяти. На чертеже изображена структурная электрическая схема предлагаемого устройства. Устройство содержит входной coi- ласующий блок 1., стартстопный триггер 2, элемент И 3, задающий генератор 4, распределитель 5, формирователь 6, дифференциальную цепь 7, блок триггеров 8, блок элементов И 9 блок триггеров 10 долговременной памяти, триггер 11, дешифратор 12, инди каторы 13 и дифференциальную цепь 14 Устройство работает следующим образом. При получении вызова, т.е. запуска автостопа, подается противоположная полярность (или земля, например) В этом случае триггер 11 переводится в рабочее положение, при котором со стартстопного триггера 2 снимается блокировка и он готов к работе. Снимается также блокировка с блока триггеров 10 долговременной памяти, при этом они находятся в рабочем положении . При поступлении с противоположной станции (телеграфного аппарата) опре деляющих комбинаций входной согласующий блок 1 повторяет эти сигналы, которые поступают на стартстопный триггер 2 и дифференциальную цепь 14. При поступлении пусковой полярности (бестоковая посылка) стартстопный триггер 2 переводится в рабочее положение, при этом открывается элемент И 3, импульсы с задающего генератора 4 посту пают на распределитель 5. Одновременно со срабатыва;нием стартстопного триггера 2, в результате его перехода в рабочее положение, формирователь б под действием импульса с первой дифференциальной цепи 7 вырабатывает сигнал, записывающий единицу в начале распределителя 5 и списывающий ее в других местах распределителя 5, Записанная в начале распределителя 5 еди ница под действием тактовых импульсов перемещается вдоль него При прохождении единицы по распределителю 5 в соответствующих его точках на блок триггеров 8 выдаются импульсы начало и конец пьедестала. Посту пая на разные входы блока триггеров 8, эти импульсы определяют начало и конец подачи потенциала с блока триг геров 8 на блок элементов И 9. Триггеров в блоке триггеров 8 и элементов И в блоке элементов И 9, триггеров в блоке триггеров 10 должно быть столько, сколько может быть в сети различных контактных делений и скоростей телеграфирования. В момент прихода.с линии конца ст повой посылки дифференциальная цепь 14 вырабатывает короткий импульс, поступающий на блок элементов И 9 и проходит только через тот элемент, который в данное время является проводящим, т.е. тот, на который подан потенциал с блока триггеров 8. Пройдя через блок элементов И 9, этот импульс поступает в блок триггеров 10 долговременной памяти, перебрасывающийся в рабочее положение, закрывает стартстопный триггер 2, распределитель 5 останавливается, устройство заканчивает свою работу, так как длительность цикла и скорость телеграфирования определена срабатыванием блока триггеров 10. Для индикации выделенных приэКак(в потенциалы с блока триггеров 10 олговременной памяти поступают на ешифратор 12, откуда поступают на блоки индикации 13. Формула изобретения Устройство определения скорости телеграфирования и длительности стартстопного цикла, содержащее последовательно соединенные входной согласующий блок, стартстопный триггер, элемент И, другой вход которого соединен с задающим генератором, и распределитель, другой вход последнего через последовательно соединенные формирователь и первую дифференциальную цепь соединен с выходом стартстопного триггера, причем выходы распределителя через блок триггеров соединены с соответствующими входами блока элементов И, один из входов которого через вторую дифференциальную цепь соединен с другим выходом входного согласующего блока, отличающееся тем, что, с целью повышения быстродействия, введены блок триггеров долговременной памяти, триггер, дешифратор и индикаторы, причем выходыблока элементов И через блок триггеров долговременной памяти соединены с входами дешифратора и триггера, выход которого соединен с другими-входами стартстопного триггера и формирователя, выходы дешифратора соединены с индикатораг ш , причем входной сигнал подан на триггер и соответствующие входы блока триггеров долговременной памяти. Источники информации, принятые во внимание при ,экспертизе 1. Авторское свидетельство СССР № 340108, кл. Н 04 L 7/02, 1972.